Timing information for ICs is not yet available, and only TTL, 4000-series CMOS and some microprocessor (support) chips are included. For now, it is not clear how the format used can be extended to include linear ICs, as these usually require much more additional information such as a block diagram. The current file uses the PC8 character set (a.k.a. codepage 437), but can be converted to 7-bit ASCII without too much trouble (losing some niceties). As it is, it is small and simple enough to keep it in your notebook PC for when you are out in the field, it even fits in a HP100LX palmtop PC. It might be possible to create a mail-server so that it may be accessed by novice users of sci.electronics. For now, I am unable to run a mail-server on my login account, but perhaps someone will volunteer. To minimize the amount of information needed per IC, a structured format is used in the descriptions, and only features that differ from the assumptions below are indicated. Truth tables are not yet available for all ICs, simply because creating them takes a long time. The layout of the file is dictated by the fortune-cookie program I use to sort this file (alphabetically -- not by number). Anyone wanting to add this information should feel free to do so, but please to not post changed versions. Instead, mail additions to falstaff@xs4all.nl. Frank PIN IDENTIFICATION ================== General: * Missing pins have no pin number. * Unconnected pins and test pins that should be left floating have no identification. * Clock signals are identified by CLK for positive-edge triggering or /CLK for negative-edge triggering. * Reset (clear) inputs are identified by RST. * Set inputs are identified by SET. * For 3-state devices, output enables are indicated by OE. * When a pin has two modes, or selects between two operations, then the two may be separated by a slash. An inversion slash may still be present as in SH//LD for shift or load select. * Pins that have more than one function (selected by programming or the state of another pin) are indicated by both functions separated by a space. Power supply: * The main power supply is indicated by VCC. * System ground is indicated by GND. * A secondary positive power supply may be indicated by VDD. * A negative power supply is indicated by VEE. * Programming power supply (usually higher than VCC) is indicated by VPP. Gates, line drivers etc.: * Inputs are identified by letters starting from A. * Outputs are indicated by Y. Flip-flops: * Inputs are identified by J and K, or D. * Outputs are indicated by Q. Counters: * Load inputs are indicated by P followed by the counter stage number. * Outputs are indicated by Q followed by the counter stage number. Thus (assuming a binary counter) Q0 is the /2 output, Q1 the /4 output. Shift registers: * Parallel inputs or bidirectional parallel I/O pins are identified by P followed by the shifter stage number. The rightmost stage in a shift register is number 0. * Serial inputs are identified by letters starting from D (for right shift) or from L (for left shift). If more than one of either is available, the letter is followed by the shifter stage number it feeds. * Serial outputs are identified by Q, which may be followed by the shifter stage number if more than one serial output exists. * Parallel outputs are identified by Q (only if no serial outputs exist), Y (3-state outputs or output latch) or R (otherwise) followed by the shifter stage number. * Unidirectional shift registers shift to the right (towards stage 0). Multiplexers: * Inputs are identified by A followed by a number. * Outputs are indicated by Y. * Select inputs are identified by S followed by a number starting at 0, unless there is only one select input in which case only S is specified. When the S inputs are taken as a binary number, the value indicates which input is selected. Demultiplexers: * Inputs are indicated by A, preceded by a section number if more than one. * Outputs are identified by Y followed by a number. When there is more than one multiplexer section, inputs are prefixed by a number indicating to which section they belong. * Select inputs are identified by S followed by a number starting at 0, unless there is only one select input in which only S is specified. When the S inputs are taken as a binary number, the value indicates which output is selected. For noninverting demultiplexers unselected outputs are 0, for inverting demultiplexers they are 1. Analog multiplexers/demultiplexers: * Analog switches generally are bidirectional, and inputs and outputs can therefore be reversed. One side of the switch is indicated by X (optionally followed by a number), the other side is indicated by Y. * Select inputs are identified by S followed by a number starting at 0, unless there is only one select input in which only S is specified. When the S inputs are taken as a binary number, the value indicates which switch is selected. Memories: * Address inputs are indicated by A followed by the bit number, starting from 0. Multiport memories use RA or WA for separate read and write addresses, or A prefixed by the port number followed by the bit number. * Data inputs or data I/O are indicated by D followed by a number starting from 0. * Data outputs are indicated by Q followed by a number. Oscillators: * One-inverter oscillators are indicated by X0 and X1 pins, where X0 is the inverters' output and X1 is the input. If I happen not to know which is which, the pins are indicated by X1 and X2. A crystal oscillator usually requires a crystal parallel to a 10M resistor, with two small capacitors to ground; but sometimes only a crystal is needed -- most often when a 32kHz watch crystal can be used. * Two-inverter oscillators are indicated by X1 (input), X0 (middle node) and X2 (output). A crystal oscillator can then be made using X0 and X1. Sections: * When a device has several (largely) independent sections, I/O pins are prefixed by the section number, starting from 1, as in 1J or /1Q. * Multi-bit functions, such as counters or 3-state buffers have I/O pins suffixed by the bit number, usually starting from 0 (except sometimes for counters which may have some outputs missing). * The section/bit numbering is used in a different way for (de)multiplexers. TRUTH TABLES ============ For inputs, the following notations are used: 0 : logic low level 1 : logic high level X : don't care, either 0 or 1 / : rising or positive-edge clock input \ : falling or negative-edge clock input !/ : not a rising edge, either 0, 1 or \ !\ : not a falling edge, either 0, 1 or / . : 'continued', used in compressing the table For outputs, the following notations are used: 0 : logic low level 1 : logic high level Z : high impedance, either 3-state or open-collector not driving output - : no change (latched in closed state, or register value not changed) ? : undefined (although some manufacturers may define a behaviour) . : 'continued', used in compressing the table ASSUMPTIONS FOR TTL DEVICES =========================== Single/Dual Flip-flops: * The clock is positive-edge triggered. * Complementary outputs are available. Multiple flip-flops: * Only inverting or noninverting outputs are available. Synchronous counters: * The clock is positive-edge triggered. * LOAD,SET and RESET are synchronous. Asynchronous counters: * The clock is negative-edge triggered. * LOAD,SET and RESET are asynchronous. Shift registers: * The clock is positive-edge triggered. * LOAD and RESET (if available) are synchronous. ------------------------------------------------------------------------------ # 1458 Dual 741-type operational amplifiers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1OUT ³1 ÀÄÄÙ 8³ VCC -1In ³2 7³ 2OUT +1In ³3 1458 6³ -2In VEE ³4 5³ +2In ÀÄÄÄÄÄÄÄÄÄÄÙ # 1488, 75188 TTL to RS232 level shifter. The outputs are at RS-232 levels, and sometimes are connected to ground through a small capacitor (up to 470 pF) to reduce slew-rate. Note that 1B is missing (and can be taken to be 1 at all times). Usually VDD=+12 and VEE=-12. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄ¿ VEE ³1 ÀÄÄÙ 14³ VDD ³ A ³ B º Y ³ 1A ³2 13³ 4A ÆÍÍÍØÍÍÍÎÍÍÍÍ͵ 1Y ³3 12³ 4B ³ 0 ³ 0 º VDD ³ 2A ³4 1488 11³ 4Y ³ 0 ³ 1 º VDD ³ 2B ³5 10³ 3A ³ 1 ³ 0 º VDD ³ 2Y ³6 9³ 3B ³ 1 ³ 1 º VEE ³ GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 1489, 75189 RS232 to TTL level shifter. A inputs are RS232-level inputs, C inputs are response control, a TTL signal which could be used to adjust threshhold and hysteresis but is generally unnecessary and unused. It is often tied through a 300 - 470 pF capacitor to ground. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1A ³1 ÀÄÄÙ 14³ VCC 1C ³2 13³ 4A 1Y ³3 12³ 4C 2A ³4 1489 11³ 4Y 2C ³5 10³ 3A 2Y ³6 9³ 3C GND ³7 8³ 3Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 16550 Asynchronous serial interface controller with DMA support and 16-byte FIFOs. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D0 ³1 ÀÄÄÙ 40³ VCC D1 ³2 39³ /RI D2 ³3 38³ /DCD D3 ³4 37³ /DSR D4 ³5 36³ /CTS D5 ³6 35³ MR D6 ³7 34³ /OUT1 D7 ³8 33³ /DTR RCLK ³9 32³ /RTS SIN ³10 16550 31³ /OUT2 SOUT ³11 30³ INTR CS0 ³12 29³ /RXRDY CS1 ³13 28³ A0 /CS2 ³14 27³ A1 /CLKOUT ³15 26³ A2 X1 ³16 25³ /ADS X0 ³17 24³ /TXRDY /WR ³18 23³ DDIS WR ³19 22³ RD GND ³20 21³ /RD ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 2401 IýC 128x8 EEPROM with write protect. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ WP A2 ³3 2401 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 2402 IýC 256x8 EEPROM with write protect. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ WP A2 ³3 2402 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 2404 IýC 2x256x8 EEPROM with write protect. Address is 1010xxy where x can be specified by the A1-2 inputs, and y selects the 256-byte bank to use. A0 has no function, but must be connected to GND or VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ WP A2 ³3 2404 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 2408 IýC 4x256x8 EEPROM with write protect. Address is 1010xyy where x can be specified by the A2 input, and yy selects the 256-byte bank to use. A0-1 have no function, but must be connected to GND or VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ WP A2 ³3 2408 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 2416 IýC 8x256x8 EEPROM with write protect. Address is 1010yyy where yyy selects the 256-byte bank to use. A0-2 have no function, but must be connected to GND or VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ WP A2 ³3 2416 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 2465 IýC 8kx8 EEPROM with programmable block write protect. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ GND A2 ³3 2465 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 271001 128kx8 EPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 32³ VCC A16 ³2 31³ /PGM A15 ³3 30³ A12 ³4 29³ A14 A7 ³5 28³ A13 A6 ³6 27³ A8 A5 ³7 26³ A9 A4 ³8 271001 25³ A11 A3 ³9 24³ /OE A2 ³10 23³ A10 A1 ³11 22³ /CE A0 ³12 21³ D7 D0 ³13 20³ D6 D1 ³14 19³ D5 D2 ³15 18³ D4 GND ³16 17³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 271024 64kx16 EPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 40³ VCC /CE ³2 39³ /PGM D15 ³3 38³ D14 ³4 37³ A15 D13 ³5 36³ A14 D12 ³6 35³ A13 D11 ³7 34³ A12 D10 ³8 33³ A11 D9 ³9 32³ A10 D8 ³10 271024 31³ A9 GND ³11 30³ GND D7 ³12 29³ A8 D6 ³13 28³ A7 D5 ³14 27³ A6 D4 ³15 26³ A5 D3 ³16 25³ A4 D2 ³17 24³ A3 D1 ³18 23³ A2 D0 ³19 22³ A1 /OE ³20 21³ A0 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 27128 16kx8 EPROM. Available in 300 and 600 mil packages. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 28³ VCC A12 ³2 27³ /PGM A7 ³3 26³ A13 A6 ³4 25³ A8 A5 ³5 24³ A9 A4 ³6 23³ A11 A3 ³7 27128 22³ /OE A2 ³8 21³ A10 A1 ³9 20³ /CE A0 ³10 19³ D7 D0 ³11 18³ D6 D1 ³12 17³ D5 D2 ³13 16³ D4 GND ³14 15³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 272001 256kx8 EPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 32³ VCC A16 ³2 31³ /PGM A15 ³3 30³ A17 A12 ³4 29³ A14 A7 ³5 28³ A13 A6 ³6 27³ A8 A5 ³7 26³ A9 A4 ³8 272001 25³ A11 A3 ³9 24³ /OE A2 ³10 23³ A10 A1 ³11 22³ /CE A0 ³12 21³ D7 D0 ³13 20³ D6 D1 ³14 19³ D5 D2 ³15 18³ D4 GND ³16 17³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 27256 32kx8 EPROM. Available in 300 and 600 mil packages. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 28³ VCC A12 ³2 27³ A14 A7 ³3 26³ A13 A6 ³4 25³ A8 A5 ³5 24³ A9 A4 ³6 23³ A11 A3 ³7 27256 22³ /OE A2 ³8 21³ A10 A1 ³9 20³ /CE A0 ³10 19³ D7 D0 ³11 18³ D6 D1 ³12 17³ D5 D2 ³13 16³ D4 GND ³14 15³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 2732 4kx8 EPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ A7 ³1 ÀÄÄÙ 24³ VCC A6 ³2 23³ A8 A5 ³3 22³ A9 A4 ³4 21³ A11 A3 ³5 20³ /OE VPP A2 ³6 2732 19³ A10 A1 ³7 18³ /CE A0 ³8 17³ D7 D0 ³9 16³ D6 D1 ³10 15³ D5 D2 ³11 14³ D4 GND ³12 13³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 274001 512kx8 EPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 32³ VCC A16 ³2 31³ A18 A15 ³3 30³ A17 A12 ³4 29³ A14 A7 ³5 28³ A13 A6 ³6 27³ A8 A5 ³7 26³ A9 A4 ³8 274001 25³ A11 A3 ³9 24³ /OE A2 ³10 23³ A10 A1 ³11 22³ /CE A0 ³12 21³ D7 D0 ³13 20³ D6 D1 ³14 19³ D5 D2 ³15 18³ D4 GND ³16 17³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 27512 64kx8 EPROM. Available in 300 and 600 mil packages. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ A15 ³1 ÀÄÄÙ 28³ VCC A12 ³2 27³ A14 A7 ³3 26³ A13 A6 ³4 25³ A8 A5 ³5 24³ A9 A4 ³6 23³ A11 A3 ³7 27512 22³ /OE VPP A2 ³8 21³ A10 A1 ³9 20³ /CE A0 ³10 19³ D7 D0 ³11 18³ D6 D1 ³12 17³ D5 D2 ³13 16³ D4 GND ³14 15³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 2764 8kx8 EPROM. Available in 300 and 600 mil packages. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ VPP ³1 ÀÄÄÙ 28³ VCC A12 ³2 27³ /PGM A7 ³3 26³ A6 ³4 25³ A8 A5 ³5 24³ A9 A4 ³6 23³ A11 A3 ³7 2764 22³ /OE A2 ³8 21³ A10 A1 ³9 20³ /CE A0 ³10 19³ D7 D0 ³11 18³ D6 D1 ³12 17³ D5 D2 ³13 16³ D4 GND ³14 15³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 2864 8kx8 EEPROM. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ ³1 ÀÄÄÙ 28³ VCC A12 ³2 27³ /WE A7 ³3 26³ A6 ³4 25³ A8 A5 ³5 24³ A9 A4 ³6 23³ A11 A3 ³7 2864 22³ /OE A2 ³8 21³ A10 A1 ³9 20³ /CE A0 ³10 19³ D7 D0 ³11 18³ D6 D1 ³12 17³ D5 D2 ³13 16³ D4 GND ³14 15³ D3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 4000 Dual 3-input NOR gates and inverter. ÚÄÄÄÂÄÄÂÄÄÄ¿ ________ ³1 ÀÄÄÙ 14³ VCC /1Y=1A+1B+1C ³2 13³ 3C 1A ³3 12³ 3B __ 1B ³4 4000 11³ 3A /2Y=2A 1C ³5 10³ /3Y /1Y ³6 9³ /2Y ________ GND ³7 8³ 2A /3Y=3A+3B+3C ÀÄÄÄÄÄÄÄÄÄÄÙ # 4001 Quad 2-input NOR gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A+B 1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³ /2Y ³4 4001 11³ /4Y ³ 0 ³ 1 º 0 ³ 2A ³5 10³ /3Y ³ 1 ³ 0 º 0 ³ 2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³ GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4002, 744002 Dual 4-input NOR gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _________ /1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = (A+B+C+D) 1A ³2 13³ /2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 1B ³3 12³ 2D ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³ 1C ³4 4002 11³ 2C ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³ 1D ³5 10³ 2B ³ 0 ³ 0 ³ 1 ³ X º 0 ³ ³6 9³ 2A ³ 0 ³ 1 ³ X ³ X º 0 ³ GND ³7 8³ ³ 1 ³ X ³ X ³ X º 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ # 4006 Dual 4-bit and dual 5-bit serial-in serial-out shift registers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1D5 ³1 ÀÄÄÙ 14³ VCC /1Q4 ³2 13³ 1Q1 CLK ³3 12³ 2Q0 2D4 ³4 4006 11³ 2Q0 3D4 ³5 10³ 3Q0 4D5 ³6 9³ 4Q0 GND ³7 8³ 4Q1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4007 Dual complementary CMOS pair and unbuffered inverter. For use as simple inverters, connect 1pS=3pS=VCC, 1nS=3nS=GND, 1pD=1nD=/1Y and 2pD=2nD=/2Y. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1pD ³1 ÀÄÄÙ 14³ VCC 1pS ³2 13³ 2pD 1G ³3 12³ /3Y 1nS ³4 4007 11³ 3pS 1nD ³5 10³ 3G 2G ³6 9³ 3nS GND ³7 8³ 2nD ÀÄÄÄÄÄÄÄÄÄÄÙ # 4008 4-bit binary full adder with fast carry. ÚÄÄÄÂÄÄÂÄÄÄ¿ A3 ³1 ÀÄÄÙ 16³ VCC ä=A+B+CIN B2 ³2 15³ B3 A2 ³3 14³ CO B1 ³4 13³ ä3 A1 ³5 4008 12³ ä2 B0 ³6 11³ ä1 A0 ³7 10³ ä0 GND ³8 9³ CI ÀÄÄÄÄÄÄÄÄÄÄÙ # 4009 Hex inverters with level shifted outputs. VDD may not be lower than VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _ VCC ³1 ÀÄÄÙ 16³ VDD ³ A º/Y ³ /Y = A /Y1 ³2 15³ /Y6 ÆÍÍÍÎÍÍ͵ A1 ³3 14³ A6 ³ 0 º 1 ³ /Y2 ³4 13³ ³ 1 º 0 ³ A2 ³5 4009 12³ /Y5 ÀÄÄÄÐÄÄÄÙ /Y3 ³6 11³ A5 A3 ³7 10³ /Y4 GND ³8 9³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4010 Hex buffers with level shifted outputs. VDD may not be lower than VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ VCC ³1 ÀÄÄÙ 16³ VDD ³ A º Y ³ Y = A Y1 ³2 15³ Y6 ÆÍÍÍÎÍÍ͵ A1 ³3 14³ A6 ³ 0 º 0 ³ Y2 ³4 13³ ³ 1 º 1 ³ A2 ³5 4010 12³ Y5 ÀÄÄÄÐÄÄÄÙ Y3 ³6 11³ A5 A3 ³7 10³ Y4 GND ³8 9³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 40100 32-bit 3-state bidirectional serial-in serial-out shift register with separate shift left and shift right serial in/outputs and both active high and active low clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ ³1 ÀÄÄÙ 16³ VCC /CLK2 ³2 15³ CLK1 ³3 14³ Q31 ³4 13³ L//R ³5 40100 12³ Q0 L ³6 11³ D ³7 10³ GND ³8 9³ /LOOP ÀÄÄÄÄÄÄÄÄÄÄÙ # 40101 9-bit odd/even parity generator/checker. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 14³ VCC A1 ³2 13³ A8 A2 ³3 12³ A7 A3 ³4 40101 11³ A6 A4 ³5 10³ A5 ODD ³6 9³ EVEN GND ³7 8³ /EN ÀÄÄÄÄÄÄÄÄÄÄÙ # 40102, 7440102 8-bit (2-digit) synchronous decade down counter with synchronous and asynchronous load and reset. Counter outputs only internally connected but ripple carry and zero detect outputs available. ÚÄÄÄÂÄÄÂÄÄÄ¿ CLK ³1 ÀÄÄÙ 16³ VCC /RST ³2 15³ /SLD /CLKEN ³3 14³ /RCO P0 ³4 13³ P7 P1 ³5 40102 12³ P6 P2 ³6 11³ P5 P3 ³7 10³ P4 GND ³8 9³ /ALD ÀÄÄÄÄÄÄÄÄÄÄÙ # 40103, 7440103 8-bit synchronous binary down counter with synchronous and asynchronous load and reset. Counter outputs only internally connected but ripple carry and zero detect outputs available. ÚÄÄÄÂÄÄÂÄÄÄ¿ CLK ³1 ÀÄÄÙ 16³ VCC /RST ³2 15³ /SLD /CLKEN ³3 14³ /RCO P0 ³4 13³ P7 P1 ³5 40103 12³ P6 P2 ³6 11³ P5 P3 ³7 10³ P4 GND ³8 9³ /ALD ÀÄÄÄÄÄÄÄÄÄÄÙ # 40104 4-bit 3-state bidirectional shift register with separate shift left and shift right serial inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ OE ³1 ÀÄÄÙ 16³ VCC ³ S1³ S0º Function ³ D ³2 15³ Q3 ÆÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵ P3 ³3 14³ Q2 ³ 0 ³ 0 º Reset ³ P2 ³4 13³ Q1 ³ 0 ³ 1 º Shift right ³ P1 ³5 40104 12³ Q0 ³ 1 ³ 0 º Shift left ³ P0 ³6 11³ CLK ³ 1 ³ 1 º Parallel load ³ L ³7 10³ S1 ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ GND ³8 9³ S0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 40105 16x4 3-state asynchronous FIFO with reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ OE ³1 ÀÄÄÙ 16³ VCC /FULL ³2 15³ RD WR ³3 14³ /EMPTY D0 ³4 13³ Q0 D1 ³5 40105 12³ Q1 D2 ³6 11³ Q2 D3 ³7 10³ Q3 GND ³8 9³ RST ÀÄÄÄÄÄÄÄÄÄÄÙ # 40106 Hex inverters with schmitt-trigger inputs. 0.9V typical input hysteresis at VCC=+5V and 2.3V at VCC=+10V. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _ 1A ³1 ÀÄÄÙ 14³ VCC ³ A º/Y ³ /Y = A /1Y ³2 13³ 6A ÆÍÍÍÎÍÍ͵ 2A ³3 12³ /6Y ³ 0 º 1 ³ /2Y ³4 40106 11³ 5A ³ 1 º 0 ³ 3A ³5 10³ /5Y ÀÄÄÄÐÄÄÄÙ /3Y ³6 9³ 4A GND ³7 8³ /4Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 40107 Dual 2-input open-collector NAND gates with buffered output. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __ 1A ³1 ÀÄÄÙ 8³ VCC ³ A ³ B º/Y ³ /Y = AB 1B ³2 7³ 2B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 40107 6³ 2A ³ 0 ³ 0 º Z ³ GND ³4 5³ /2Y ³ 0 ³ 1 º Z ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 º Z ³ ³ 1 ³ 1 º 0 ³ ÀÄÄÄÁÄÄÄÐÄÄÄÙ # 40108, 40208, 4580 4x4-bit 3-state synchronous triple-port register file. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ 1Q3 ³1 ÀÄÄÙ 24³ VCC 1Q2 ³2 23³ 1Q1 1RD ³3 22³ 1Q0 2Q0 ³4 21³ 2RD 2Q1 ³5 20³ D0 2Q2 ³6 19³ D1 2Q3 ³7 40108 18³ D2 WA0 ³8 17³ D3 WA1 ³9 16³ WCLK 2RA1 ³10 15³ WR 2RA0 ³11 14³ 1RA1 GND ³12 13³ 1RA0 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 40109 Quad 3-state noninverting buffer/level shifter. VDD ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄ¿ VCC ³1 ÀÄÄÙ 16³ VDD ³ A ³ OEº Y ³ 1OE ³2 15³ 4OE ÆÍÍÍØÍÍÍÎÍÍÍÍ͵ 1A ³3 14³ 4A ³ X ³ 0 º Z ³ 1Y ³4 13³ 4Y ³ 0 ³ 1 º GND ³ 2Y ³5 40109 12³ ³ 1 ³ 1 º VDD ³ 2A ³6 11³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÙ 2OE ³7 10³ 3A GND ³8 9³ 3OE ÀÄÄÄÄÄÄÄÄÄÄÙ # 4011 Quad 2-input NAND gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = AB 1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 12³ 4A ³ 0 ³ 0 º 1 ³ /2Y ³4 4011 11³ /4Y ³ 0 ³ 1 º 1 ³ 2A ³5 10³ /3Y ³ 1 ³ 0 º 1 ³ 2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³ GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 40110 4-bit asynchronous decade up/down counter with 7-segment decoder/common- cathode LED driver, ripple carry and borrow, separate up and down clocks, clock enable and output latch. ÚÄÄÄÂÄÄÂÄÄÄ¿ YA ³1 ÀÄÄÙ 16³ VCC YG ³2 15³ YB YF ³3 14³ YC /CLKEN ³4 13³ YD RST ³5 40110 12³ YE LE ³6 11³ BORROW CLKDN ³7 10³ CARRY GND ³8 9³ CLKUP ÀÄÄÄÄÄÄÄÄÄÄÙ # 4012 Dual 4-input NAND gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ____ /1Y ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C ³ D º/Y ³ /Y = ABCD 1A ³2 13³ /2Y ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 1B ³3 12³ 2D ³ 0 ³ X ³ X ³ X º 1 ³ 1C ³4 4012 11³ 2C ³ 1 ³ 0 ³ X ³ X º 1 ³ 1D ³5 10³ 2B ³ 1 ³ 1 ³ 0 ³ X º 1 ³ ³6 9³ 2A ³ 1 ³ 1 ³ 1 ³ 0 º 1 ³ GND ³7 8³ ³ 1 ³ 1 ³ 1 ³ 1 º 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ # 4013 Dual D flip-flop with set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿ 1Q ³1 ÀÄÄÙ 14³ VCC ³ D ³CLK³SET³RSTº Q ³/Q ³ /1Q ³2 13³ 2Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵ 1CLK ³3 12³ /2Q ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³ 1RST ³4 4013 11³ 2CLK ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³ 1D ³5 10³ 2RST ³ X ³ X ³ 1 ³ 1 º 1 ³ 1 ³ 1SET ³6 9³ 2D ³ 0 ³ / ³ 0 ³ 0 º 0 ³ 1 ³ GND ³7 8³ 2SET ³ 1 ³ / ³ 0 ³ 0 º 1 ³ 1 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³!/ ³ 0 ³ 0 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ # 4014 8-bit parallel-in serial-out shift register with three parallel outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ P0 ³1 ÀÄÄÙ 16³ VCC Q2 ³2 15³ P1 Q0 ³3 14³ P2 P4 ³4 13³ P3 P5 ³5 4014 12³ Q1 P6 ³6 11³ D P7 ³7 10³ CLK GND ³8 9³ LD//SH ÀÄÄÄÄÄÄÄÄÄÄÙ # 40147 10-to-4 line noninverting priority encoder. ÚÄÄÄÂÄÄÂÄÄÄ¿ A4 ³1 ÀÄÄÙ 16³ VCC A5 ³2 15³ A0 A6 ³3 14³ Y3 A7 ³4 13³ A3 A8 ³5 40147 12³ A2 Y2 ³6 11³ A1 Y1 ³7 10³ A9 GND ³8 9³ Y0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4015, 744015 Dual 4-bit serial-in parallel-out shift register with asynchronous reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ 2CLK ³1 ÀÄÄÙ 16³ VCC 2Q0 ³2 15³ 2D 1Q1 ³3 14³ 2RST 1Q2 ³4 13³ 2Q3 1Q3 ³5 4015 12³ 2Q2 1RST ³6 11³ 2Q1 1D ³7 10³ 1Q0 GND ³8 9³ 1CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 4016, 4066, 744016, 744066 Quad analog switches. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1X ³1 ÀÄÄÙ 14³ VCC 1Y ³2 13³ 1EN 2Y ³3 12³ 4EN 2X ³4 4016 11³ 4X 2EN ³5 4066 10³ 4Y 3EN ³6 9³ 3Y GND ³7 8³ 3X ÀÄÄÄÄÄÄÄÄÄÄÙ # 4017, 744017 4-bit asynchronous decade counter with fully decoded outputs, reset and both active high and active low clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q5 ³1 ÀÄÄÙ 16³ VCC Q1 ³2 15³ RST Q0 ³3 14³ CLK1 Q2 ³4 13³ /CLK2 Q6 ³5 4017 12³ RCO Q7 ³6 11³ Q9 Q3 ³7 10³ Q4 GND ³8 9³ Q8 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4018 5-stage (divide by 2,4,6,8 or 10) Johnson counter with preset inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ D ³1 ÀÄÄÙ 16³ VCC P1 ³2 15³ RST P2 ³3 14³ CLK /Q2 ³4 13³ /Q5 /Q1 ³5 4018 12³ P5 /Q3 ³6 11³ /Q4 P3 ³7 10³ PE GND ³8 9³ P4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4019 8-to-4 line noninverting data selector/multiplexer with OR function. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ 4A1 ³1 ÀÄÄÙ 16³ VCC ³ A0³ A1³ S1³ S0º Y ³ Y=S0úA0+S1úA1 3A0 ³2 15³ 4A0 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 3A1 ³3 14³ S1 ³ X ³ X ³ 0 ³ 0 º 0 ³ 2A0 ³4 13³ Y4 ³ X ³ 0 ³ 0 ³ 1 º 0 ³ 2A1 ³5 4019 12³ Y3 ³ 0 ³ X ³ 1 ³ 0 º 0 ³ 1A0 ³6 11³ Y2 ³ X ³ 1 ³ X ³ 1 º 1 ³ 1A1 ³7 10³ Y1 ³ 1 ³ X ³ 1 ³ X º 1 ³ GND ³8 9³ S0 ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 40194 4-bit bidirectional shift register with asynchronous reset and separate shift left and shift right serial inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ /RST ³1 ÀÄÄÙ 16³ VCC ³ S1³ S0º Function ³ D ³2 15³ Q3 ÆÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵ P3 ³3 14³ Q2 ³ 0 ³ 0 º Hold ³ P2 ³4 13³ Q1 ³ 0 ³ 1 º Shift right ³ P1 ³5 40194 12³ Q0 ³ 1 ³ 0 º Shift left ³ P0 ³6 11³ CLK ³ 1 ³ 1 º Parallel load ³ L ³7 10³ S1 ÀÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ GND ³8 9³ S0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4020, 744020 14-bit asynchronous binary counter with reset. Q1 and Q2 outputs missing. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q11 ³1 ÀÄÄÙ 16³ VCC Q12 ³2 15³ Q10 Q13 ³3 14³ Q9 Q5 ³4 13³ Q7 Q4 ³5 4020 12³ Q8 Q6 ³6 11³ RST Q3 ³7 10³ /CLK GND ³8 9³ Q0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4021 8-bit parallel-in serial-out shift register with asynchronous load input and three parallel outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ P0 ³1 ÀÄÄÙ 16³ VCC Q2 ³2 15³ P1 Q0 ³3 14³ P2 P4 ³4 13³ P3 P5 ³5 4021 12³ Q1 P6 ³6 11³ D P7 ³7 10³ CLK GND ³8 9³ LD//SH ÀÄÄÄÄÄÄÄÄÄÄÙ # 4022 3-bit asynchronous binary counter with fully decoded outputs, reset and both active high and active low clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q1 ³1 ÀÄÄÙ 16³ VCC Q0 ³2 15³ RST Q2 ³3 14³ CLK1 Q5 ³4 13³ /CLK2 Q6 ³5 4022 12³ RCO ³6 11³ Q4 Q3 ³7 10³ Q7 GND ³8 9³ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4023 Triple 3-input NAND gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ ___ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = ABC 1B ³2 13³ 3C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 2A ³3 12³ 3B ³ 0 ³ X ³ X º 1 ³ 2B ³4 4023 11³ 3A ³ 1 ³ 0 ³ X º 1 ³ 2C ³5 10³ /3Y ³ 1 ³ 1 ³ 0 º 1 ³ /2Y ³6 9³ /1Y ³ 1 ³ 1 ³ 1 º 0 ³ GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4024, 744024 7-bit asynchronous binary counter with reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /CLK ³1 ÀÄÄÙ 14³ VCC RST ³2 13³ Q6 ³3 12³ Q0 Q5 ³4 4024 11³ Q1 Q4 ³5 10³ Q3 ³6 9³ Q2 GND ³7 8³ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4025 Triple 3-input NOR gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ _____ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B ³ C º/Y ³ /Y = A+B+C 1B ³2 13³ 3C ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 2A ³3 12³ 3B ³ 0 ³ 0 ³ 0 º 1 ³ 2B ³4 4025 11³ 3A ³ 0 ³ 0 ³ 1 º 0 ³ 2C ³5 10³ /3Y ³ 0 ³ 1 ³ X º 0 ³ /2Y ³6 9³ /1Y ³ 1 ³ X ³ X º 0 ³ GND ³7 8³ 1C ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4026 4-bit asynchronous decade counter with 7-segment decoder, display enable, ripple carry, reset and both active high and active low clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ CLK1 ³1 ÀÄÄÙ 16³ VCC /CLK2 ³2 15³ RST DEI ³3 14³ YC' DEO ³4 13³ YC CO ³5 4026 12³ YB YF ³6 11³ YE YG ³7 10³ YA GND ³8 9³ YD ÀÄÄÄÄÄÄÄÄÄÄÙ # 4027 Dual J-K flip-flops with set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿ 1Q ³1 ÀÄÄÙ 16³ VCC ³ J ³ K ³CLK³SET³RSTº Q ³/Q ³ /1Q ³2 15³ 2Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵ 1CLK ³3 14³ /2Q ³ X ³ X ³ X ³ 1 ³ 1 º 1 ³ 1 ³ 1RST ³4 13³ 2CLK ³ X ³ X ³ X ³ 1 ³ 0 º 1 ³ 0 ³ 1K ³5 4027 12³ 2RST ³ X ³ X ³ X ³ 0 ³ 1 º 0 ³ 1 ³ 1J ³6 11³ 2K ³ 0 ³ 0 ³ / ³ 0 ³ 0 º - ³ - ³ 1SET ³7 10³ 2J ³ 0 ³ 1 ³ / ³ 0 ³ 0 º 0 ³ 1 ³ GND ³8 9³ 2SET ³ 1 ³ 0 ³ / ³ 0 ³ 0 º 1 ³ 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 0 ³ 0 º/Q ³ Q ³ ³ X ³ X ³!/ ³ 0 ³ 0 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ # 4028 1-of-10 noninverting decoder/demultiplexer. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿ Y4 ³1 ÀÄÄÙ 16³ VCC ³ S3³ S2³ S1³ S0º Y0³ Y1³...³ Y9³ Y2 ³2 15³ Y3 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵ Y0 ³3 14³ Y1 ³ 0 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³ Y7 ³4 13³ S1 ³ 0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³ Y9 ³5 4028 12³ S2 ³ . ³ . ³ . ³ . º 0 ³ 0 ³ . ³ 0 ³ Y5 ³6 11³ S3 ³ 1 ³ 0 ³ 0 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³ Y6 ³7 10³ S0 ³ 1 ³ 0 ³ 1 ³ X º 0 ³ 0 ³ 0 ³ 0 ³ GND ³8 9³ Y8 ³ 1 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ # 4029 4-bit synchronous binary/decade up/down counter with preset and ripple carry output. ÚÄÄÄÂÄÄÂÄÄÄ¿ PE ³1 ÀÄÄÙ 16³ VCC Q4 ³2 15³ CLK P4 ³3 14³ Q3 P1 ³4 13³ P3 /RCI ³5 4029 12³ P2 Q1 ³6 11³ Q2 /RCO ³7 10³ U//D GND ³8 9³ B//D ÀÄÄÄÄÄÄÄÄÄÄÙ # 4030 Quad 2-input XOR gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ _ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = A$B = (AúB)+(AúB) 1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵ 1Y ³3 12³ 4A ³ 0 ³ 0 º 0 ³ 2Y ³4 4030 11³ 4Y ³ 0 ³ 1 º 1 ³ 2A ³5 10³ 3Y ³ 1 ³ 0 º 1 ³ 2B ³6 9³ 3B ³ 1 ³ 1 º 0 ³ GND ³7 8³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4031 64-bit serial-in serial-out shift register. S selects between D (when 0) and E serial inputs. Y is Q delayed by half a cycle (i.e. clocked on falling edge). ÚÄÄÄÂÄÄÂÄÄÄ¿ E ³1 ÀÄÄÙ 16³ VCC CLK ³2 15³ D ³3 14³ ³4 13³ Y ³5 4031 12³ Q ³6 11³ /Q ³7 10³ S GND ³8 9³ CLKout ÀÄÄÄÄÄÄÄÄÄÄÙ # 4032 Triple serial adder. Each section can be used to add long binary words, one bit on each clock cycle. CRST resets the internal carry flip-flop after one clock delay. The INV inputs can be used to invert the sum output (giving a 1's-complemented result). ÚÄÄÄÂÄÄÂÄÄÄ¿ 3ä ³1 ÀÄÄÙ 16³ VCC 3INV ³2 15³ 3A CLK ³3 14³ 3B 2ä ³4 13³ 2A 2INV ³5 4032 12³ 2B CRST ³6 11³ 1B 1INV ³7 10³ 1A GND ³8 9³ 1ä ÀÄÄÄÄÄÄÄÄÄÄÙ # 4033 4-bit asynchronous decade counter with 7-segment decoder, ripple blanking, ripple carry, reset and both active high and active low clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ CLK1 ³1 ÀÄÄÙ 16³ VCC /CLK2 ³2 15³ RST RBI ³3 14³ LT RBO ³4 13³ YC CO ³5 4033 12³ YB YF ³6 11³ YE YG ³7 10³ YA GND ³8 9³ YD ÀÄÄÄÄÄÄÄÄÄÄÙ # 4034 8-bit bidirectional shift register with dual parallel I/O ports and selectable synchronous/asynchronous parallel load. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ A0 ³1 ÀÄÄÙ 24³ VCC A1 ³2 23³ B0 A2 ³3 22³ B1 A3 ³4 21³ B2 A4 ³5 20³ B3 A5 ³6 19³ B4 A6 ³7 4034 18³ B5 A7 ³8 17³ B6 ENA ³9 16³ B7 D ³10 15³ CLK B//A ³11 14³ SY//ASY GND ³12 13³ LD//SH ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 4035 4-bit inverting/noninverting shift register with J-/K inputs and asynchronous reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q3 ³1 ÀÄÄÙ 16³ VCC /INV ³2 15³ Q2 /K ³3 14³ Q1 J ³4 13³ Q0 RST ³5 4035 12³ P0 CLK ³6 11³ P1 LD//SH ³7 10³ P2 GND ³8 9³ P3 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4038 Triple negative-edge-triggered serial adder. Each section can be used to add long binary words, one bit on each clock cycle. CRST resets the internal carry flip-flop after one clock delay. The INV inputs can be used to invert the sum output (giving a 1's-complemented result). ÚÄÄÄÂÄÄÂÄÄÄ¿ 3ä ³1 ÀÄÄÙ 16³ VCC 3INV ³2 15³ 3A /CLK ³3 14³ 3B 2ä ³4 13³ 2A 2INV ³5 4038 12³ 2B CRST ³6 11³ 1B 1INV ³7 10³ 1A GND ³8 9³ 1ä ÀÄÄÄÄÄÄÄÄÄÄÙ # 4040, 744040 12-bit asynchronous binary counter with reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q11 ³1 ÀÄÄÙ 16³ VCC Q5 ³2 15³ Q10 Q4 ³3 14³ Q9 Q6 ³4 13³ Q7 Q3 ³5 4040 12³ Q8 Q2 ³6 11³ RST Q1 ³7 10³ /CLK GND ³8 9³ Q0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4041 Quad buffers with complementary outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄÂÄÄÄ¿ 1Y ³1 ÀÄÄÙ 14³ VCC ³ A º Y ³/Y ³ Y = A /1Y ³2 13³ 4A ÆÍÍÍÎÍÍÍØÍÍ͵ 1A ³3 12³ /4Y ³ 0 º 0 ³ 1 ³ 2Y ³4 4041 11³ 4Y ³ 1 º 1 ³ 0 ³ /2Y ³5 10³ 3A ÀÄÄÄÐÄÄÄÁÄÄÄÙ 2A ³6 9³ /3Y GND ³7 8³ 3Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 4042 4-bit transparent latch with selectable latch enable polarity and complementary outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿ Q3 ³1 ÀÄÄÙ 16³ VCC ³ LE³ LP³ D º Q ³/Q ³ Q0 ³2 15³ /Q3 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍ͵ /Q0 ³3 14³ D3 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ D0 ³4 13³ D2 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ LE ³5 4042 12³ /Q2 ³ 1 ³ 0 ³ X º - ³ - ³ LP ³6 11³ Q2 ³ 1 ³ 1 ³ 0 º 0 ³ 1 ³ D2 ³7 10³ Q1 ³ 1 ³ 1 ³ 1 º 1 ³ 0 ³ GND ³8 9³ /Q1 ³ 0 ³ 1 ³ X º - ³ - ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ # 4043 Quad 3-state S-R latches with overriding set. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ 1Q ³1 ÀÄÄÙ 16³ VCC ³ S ³ R ³ OEº Q ³ 2Q ³2 15³ 1R ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 2R ³3 14³ 1S ³ X ³ X ³ 0 º Z ³ 2S ³4 13³ ³ 0 ³ 0 ³ 1 º - ³ OE ³5 4043 12³ 4S ³ 0 ³ 1 ³ 1 º 1 ³ 3S ³6 11³ 4R ³ 1 ³ 0 ³ 1 º 0 ³ 3R ³7 10³ 4Q ³ 1 ³ 1 ³ 1 º 1 ³ GND ³8 9³ 3Q ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4044 Quad 3-state S-R latches with overriding reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ 1Q ³1 ÀÄÄÙ 16³ VCC ³ S ³ R ³ OEº Q ³ ³2 15³ 4S ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ 2S ³3 14³ 4R ³ X ³ X ³ 0 º Z ³ 2R ³4 13³ 2Q ³ 0 ³ 0 ³ 1 º - ³ OE ³5 4044 12³ 4R ³ 0 ³ 1 ³ 1 º 1 ³ 3S ³6 11³ 4S ³ 1 ³ 0 ³ 1 º 0 ³ 3R ³7 10³ 4Q ³ 1 ³ 1 ³ 1 º 0 ³ GND ³8 9³ 3Q ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4045 21-bit asynchronous binary counter with oscillator and reset input. Only two 3% duty cycle outputs (180ø out of phase) from the last counter stage are available. Can be used to generate a 1Hz clock signal using a 2.097152MHz crystal. P and N MOSFET source connections from the oscillator inverter are brought out of the package to allow the use of source resistors, but usually pS=VCC and nS=GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ pS ³1 ÀÄÄÙ 16³ X1 nS ³2 15³ X0 VCC ³3 14³ GND ³4 13³ ³5 4045 12³ ³6 11³ QA ³7 10³ QB ³8 9³ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4046, 744046 Phase Locked Loop. ÚÄÄÄÂÄÄÂÄÄÄ¿ PCPout ³1 ÀÄÄÙ 16³ VCC PC1out ³2 15³ Zener PCinB ³3 14³ PCinA VCOout ³4 13³ PC2out /EN ³5 4046 12³ R2 C1A ³6 11³ R1 C1B ³7 10³ SFout GND ³8 9³ VCOin ÀÄÄÄÄÄÄÄÄÄÄÙ # 4047 Low-power astable/monostable multivibrator with oscillator output. ÚÄÄÄÂÄÄÂÄÄÄ¿ Cext ³1 ÀÄÄÙ 14³ VCC Rext ³2 13³ OSC RCext ³3 12³ RETRIG /AST ³4 4047 11³ /Q AST ³5 10³ Q /TR ³6 9³ RST GND ³7 8³ TR ÀÄÄÄÄÄÄÄÄÄÄÙ # 4048 3-state 8-input multifunction gate. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ Y ³1 ÀÄÄÙ 16³ VCC ³ S2³ S1³ S0³ OEº Output function ³ OE ³2 15³ X ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ͵ A ³3 14³ H ³ X ³ X ³ X ³ 0 º Z ³ B ³4 13³ G ³ 0 ³ 0 ³ 0 ³ 1 º 8-input NOR ³ C ³5 4048 12³ F ³ 0 ³ 0 ³ 1 ³ 1 º 8-input OR ³ D ³6 11³ E ³ 0 ³ 1 ³ 0 ³ 1 º 2-wide 4-input OR-AND ³ S1 ³7 10³ S2 ³ 0 ³ 1 ³ 1 ³ 1 º 2-wide 4-input OR-NAND ³ GND ³8 9³ S0 ³ 1 ³ 0 ³ 0 ³ 1 º 8-input AND ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ 1 ³ 1 º 8-input NAND ³ ³ 1 ³ 1 ³ 0 ³ 1 º 2-wide 4-input AND-NOR ³ ³ 1 ³ 1 ³ 1 ³ 1 º 2-wide 4-input AND-OR ³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 4049, 744049 Hex inverters with high-to-low level shifter inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ _ VCC ³1 ÀÄÄÙ 16³ ³ A º/Y ³ /Y = A /Y1 ³2 15³ /Y6 ÆÍÍÍÎÍÍ͵ A1 ³3 14³ A6 ³ 0 º 1 ³ /Y2 ³4 13³ ³ 1 º 0 ³ A2 ³5 4049 12³ /Y5 ÀÄÄÄÐÄÄÄÙ /Y3 ³6 11³ A5 A3 ³7 10³ /Y4 GND ³8 9³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4050, 744050 Hex buffers with high-to-low level shifter inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ VCC ³1 ÀÄÄÙ 16³ ³ A º Y ³ Y = A Y1 ³2 15³ Y6 ÆÍÍÍÎÍÍ͵ A1 ³3 14³ A6 ³ 0 º 0 ³ Y2 ³4 13³ ³ 1 º 1 ³ A2 ³5 4050 12³ Y5 ÀÄÄÄÐÄÄÄÙ Y3 ³6 11³ A5 A3 ³7 10³ Y4 GND ³8 9³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4051, 744051 8-to-1 line analog multiplexer/demultiplexer with dual power supply. VEE supply may not be more positive than GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ X4 ³1 ÀÄÄÙ 16³ VCC X6 ³2 15³ X2 Y ³3 14³ X1 X7 ³4 13³ X0 X5 ³5 4051 12³ X3 /EN ³6 11³ S0 VEE ³7 10³ S1 GND ³8 9³ S2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4052, 744052 8-to-2 line analog multiplexer/demultiplexer with dual power supply. VEE supply may not be more positive than GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1X0 ³1 ÀÄÄÙ 16³ VCC 1X2 ³2 15³ 2X2 1Y ³3 14³ 2X1 1X3 ³4 13³ 2Y 1X1 ³5 4052 12³ 2X0 /EN ³6 11³ 2X3 VEE ³7 10³ S0 GND ³8 9³ S1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4053, 744053 Triple 2-to-1 line analog multiplexer/demultiplexer with dual power supply. VEE supply may not be more positive than GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1X0 ³1 ÀÄÄÙ 16³ VCC 1X1 ³2 15³ 1Y 2X1 ³3 14³ 3Y 2Y ³4 13³ 3X1 2X0 ³5 4053 12³ 3X0 /EN ³6 11³ 3S VEE ³7 10³ 1S GND ³8 9³ 2S ÀÄÄÄÄÄÄÄÄÄÄÙ # 4054 Quad level shifters/LCD drivers with input latches. A level-shifted inverse of the í (phase) input should be connected to the backplane of the LCD; this can be done by using one section of the 4054 with A=0 and LE=1. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ 1LE ³1 ÀÄÄÙ 16³ VCC ³ LE³ A º R ³ Y = R$í í ³2 15³ 1A ÆÍÍÍØÍÍÍÎÍÍ͵ 1Y ³3 14³ 2LE ³ 0 ³ X º - ³ 2Y ³4 13³ 2A ³ 1 ³ 0 º 0 ³ 3Y ³5 4054 12³ 3LE ³ 1 ³ 1 º 1 ³ 4Y ³6 11³ 3A ÀÄÄÄÁÄÄÄÐÄÄÄÙ VEE ³7 10³ 4LE GND ³8 9³ 4A ÀÄÄÄÄÄÄÄÄÄÄÙ # 4055 BCD to 7-segment decoder/LCD driver. The ío (phase) output should be connected to the backplane of the LCD. ÚÄÄÄÂÄÄÂÄÄÄ¿ ío ³1 ÀÄÄÙ 16³ VCC A2 ³2 15³ YF A1 ³3 14³ YG A3 ³4 13³ YE A0 ³5 4055 12³ YD íi ³6 11³ YC VEE ³7 10³ YB GND ³8 9³ YA ÀÄÄÄÄÄÄÄÄÄÄÙ # 4056 BCD to 7-segment decoder/LCD driver with input latches. A level-shifted inverse of the í (phase) input should be connected to the backplane of the LCD. ÚÄÄÄÂÄÄÂÄÄÄ¿ LE ³1 ÀÄÄÙ 16³ VCC A2 ³2 15³ YF A1 ³3 14³ YG A3 ³4 13³ YE A0 ³5 4056 12³ YD í ³6 11³ YC VEE ³7 10³ YB GND ³8 9³ YA ÀÄÄÄÄÄÄÄÄÄÄÙ # 4059 Divide by N counter. Ka, Kb, Kc are the modulus (divide by number) of the 1st and last counting sections. N can range from 3 to 15999. The down-counter is preset by 15 jam inputs. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ CLK ³1 ÀÄÄÙ 24³ VCC LD ³2 23³ Q J1 ³3 22³ J5 J2 ³4 21³ J6 J3 ³5 20³ J7 J4 ³6 19³ J8 J16 ³7 4059 18³ J9 J15 ³8 17³ J10 J14 ³9 16³ J11 J13 ³10 15³ J12 Kc ³11 14³ Ka GND ³12 13³ Kb ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 4060, 744060 14-bit asynchronous binary counter with oscillator and reset input. Q0,Q1,Q2 and Q10 outputs are missing. ÚÄÄÄÂÄÄÂÄÄÄ¿ Q11 ³1 ÀÄÄÙ 16³ VCC Q12 ³2 15³ Q9 Q13 ³3 14³ Q7 Q5 ³4 13³ Q8 Q4 ³5 4060 12³ RST Q6 ³6 11³ X1 Q3 ³7 10³ X0 GND ³8 9³ X2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4063 4-bit noninverting magnitude comparator with cascade inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ B3 ³1 ÀÄÄÙ 16³ VCC IAB ³4 13³ A2 OA>B ³5 4063 12³ A1 OA=B ³6 11³ B1 OA10kê resistor to ground for square wave output, or to a RC network (R to VCC) for a controlled output pulse width. Maximum guaranteed clock frequency is 500kHz at VCC=+5V (what a pity!!!). ÚÄÄÄÂÄÄÂÄÄÄ¿ SET ³1 ÀÄÄÙ 16³ VCC RST ³2 15³ MONO X1 ³3 14³ /XEN X0 ³4 13³ Q X2 ³5 4536 12³ S3 /DIV256 ³6 11³ S2 CLKEN ³7 10³ S1 GND ³8 9³ S0 ÀÄÄÄÄÄÄÄÄÄÄÙ # 4538, 744538 Dual precision monostable multivibrator with Schmitt-trigger inputs. Retriggerable, resettable. For 74HC4538 the Cext pin may be grounded. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1Cext ³1 ÀÄÄÙ 16³ VCC 1RCext ³2 15³ 2Cext 1RST ³3 14³ 2RCext 1TR ³4 13³ 2RST /1TR ³5 4538 12³ 2TR 1Q ³6 11³ /2TR /1Q ³7 10³ 2Q GND ³8 9³ /2Q ÀÄÄÄÄÄÄÄÄÄÄÙ # 4543, 744543 BCD to 7-segment decoder/LCD driver with input latch. The í (phase) input should be connected to the backplane of the LCD. ÚÄÄÄÂÄÄÂÄÄÄ¿ LE ³1 ÀÄÄÙ 16³ VCC A2 ³2 15³ YF A1 ³3 14³ YG A3 ³4 13³ YE A0 ³5 4543 12³ YD í ³6 11³ YC BI ³7 10³ YB GND ³8 9³ YA ÀÄÄÄÄÄÄÄÄÄÄÙ # 4555 Dual 1-of-4 noninverting decoder/demultiplexer. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿ /1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º Y0³ Y1³ Y2³ Y3³ 1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵ 1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 0 ³ 0 ³ 0 ³ 0 ³ 1Y0 ³4 13³ 2S1 ³ 0 ³ 0 ³ 0 º 1 ³ 0 ³ 0 ³ 0 ³ 1Y1 ³5 4555 12³ 2Y0 ³ 0 ³ 0 ³ 1 º 0 ³ 1 ³ 0 ³ 0 ³ 1Y2 ³6 11³ 2Y1 ³ 0 ³ 1 ³ 0 º 0 ³ 0 ³ 1 ³ 0 ³ 1Y3 ³7 10³ 2Y2 ³ 0 ³ 1 ³ 1 º 0 ³ 0 ³ 0 ³ 1 ³ GND ³8 9³ 2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4556 Dual 1-of-4 inverting decoder/demultiplexer. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿ /1EN ³1 ÀÄÄÙ 16³ VCC ³/EN³ S1³ S0º/Y0³/Y1³/Y2³/Y3³ 1S0 ³2 15³ /2EN ÆÍÍÍØÍÍÍØÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍ͵ 1S1 ³3 14³ 2S0 ³ 1 ³ X ³ X º 1 ³ 1 ³ 1 ³ 1 ³ /1Y0 ³4 13³ 2S1 ³ 0 ³ 0 ³ 0 º 0 ³ 1 ³ 1 ³ 1 ³ /1Y1 ³5 4556 12³ /2Y0 ³ 0 ³ 0 ³ 1 º 1 ³ 0 ³ 1 ³ 1 ³ /1Y2 ³6 11³ /2Y1 ³ 0 ³ 1 ³ 0 º 1 ³ 1 ³ 0 ³ 1 ³ /1Y3 ³7 10³ /2Y2 ³ 0 ³ 1 ³ 1 º 1 ³ 1 ³ 1 ³ 0 ³ GND ³8 9³ /2Y3 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 4585 4-bit noninverting magnitude comparator with cascade inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ B2 ³1 ÀÄÄÙ 16³ VCC A2 ³2 15³ A3 OA=B ³3 14³ B3 IA>B ³4 13³ OA>B IAB ³1 ÀÄÄÙ 20³ VCC A0 ³2 19³ A=B B0 ³3 18³ B7 A1 ³4 17³ A7 B1 ³5 74 16³ B6 A2 ³6 682 15³ A6 B2 ³7 14³ B5 A3 ³8 13³ A5 B3 ³9 12³ B4 GND ³10 11³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74684 8-bit inverting magnitude comparator. ÚÄÄÄÂÄÄÂÄÄÄ¿ /A>B ³1 ÀÄÄÙ 20³ VCC A0 ³2 19³ A=B B0 ³3 18³ B7 A1 ³4 17³ A7 B1 ³5 74 16³ B6 A2 ³6 684 15³ A6 B2 ³7 14³ B5 A3 ³8 13³ A5 B3 ³9 12³ B4 GND ³10 11³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74686 8-bit inverting magnitude comparator with enable. ÚÄÄÄÂÄÄÂÄÄÄ¿ /A>B ³1 ÀÄÄÙ 24³ VCC /EN1 ³2 23³ /EN2 A0 ³3 22³ /A=B B0 ³4 21³ B7 A1 ³5 20³ A7 B1 ³6 74 19³ ³7 686 18³ B6 A2 ³8 17³ A6 B2 ³9 16³ B5 A3 ³10 15³ A5 B3 ³11 14³ B4 GND ³12 13³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74687 8-bit open-collector inverting magnitude comparator with enable. ÚÄÄÄÂÄÄÂÄÄÄ¿ /A>B ³1 ÀÄÄÙ 24³ VCC /EN1 ³2 23³ /EN2 A0 ³3 22³ /A=B B0 ³4 21³ B7 A1 ³5 20³ A7 B1 ³6 74 19³ ³7 687 18³ B6 A2 ³8 17³ A6 B2 ³9 16³ B5 A3 ³10 15³ A5 B3 ³11 14³ B4 GND ³12 13³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74688 8-bit inverting identity comparator with enable. ÚÄÄÄÂÄÄÂÄÄÄ¿ /EN ³1 ÀÄÄÙ 20³ VCC A0 ³2 19³ A=B B0 ³3 18³ B7 A1 ³4 17³ A7 B1 ³5 74 16³ B6 A2 ³6 688 15³ A6 B2 ³7 14³ B5 A3 ³8 13³ A5 B3 ³9 12³ B4 GND ³10 11³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74689 8-bit open-collector inverting identity comparator with enable. ÚÄÄÄÂÄÄÂÄÄÄ¿ /EN ³1 ÀÄÄÙ 20³ VCC A0 ³2 19³ A=B B0 ³3 18³ B7 A1 ³4 17³ A7 B1 ³5 74 16³ B6 A2 ³6 689 15³ A6 B2 ³7 14³ B5 A3 ³8 13³ A5 B3 ³9 12³ B4 GND ³10 11³ A4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74691 4-bit 3-state synchronous binary counter with output registers, asynchronous reset and ripple carry output. Multiplexed register/counter outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ /CRST ³1 ÀÄÄÙ 20³ VCC CCLK ³2 19³ RCO P0 ³3 18³ Q0 P1 ³4 17³ Q1 P2 ³5 74 16³ Q2 P3 ³6 691 15³ Q3 ENP ³7 14³ ENT /RRST ³8 13³ /LOAD RCLK ³9 12³ /OE GND ³10 11³ R//C ÀÄÄÄÄÄÄÄÄÄÄÙ # 74697 4-bit 3-state synchronous binary up/down counter with output registers, asynchronous reset and ripple carry output. Multiplexed register/counter outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ U//D ³1 ÀÄÄÙ 20³ VCC CCLK ³2 19³ RCO P0 ³3 18³ Q0 P1 ³4 17³ Q1 P2 ³5 74 16³ Q2 P3 ³6 697 15³ Q3 ENP ³7 14³ ENT /CRST ³8 13³ /LOAD RCLK ³9 12³ /OE GND ³10 11³ R//C ÀÄÄÄÄÄÄÄÄÄÄÙ # 74699 4-bit 3-state synchronous binary up/down counter with output registers, reset and ripple carry output. Multiplexed register/counter outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ U//D ³1 ÀÄÄÙ 20³ VCC CCLK ³2 19³ RCO P0 ³3 18³ Q0 P1 ³4 17³ Q1 P2 ³5 74 16³ Q2 P3 ³6 699 15³ Q3 ENP ³7 14³ ENT /CRST ³8 13³ /LOAD RCLK ³9 12³ /OE GND ³10 11³ R//C ÀÄÄÄÄÄÄÄÄÄÄÙ # 747001 Quad 2-input AND gates with schmitt-trigger inputs. 0.8V typical input hysteresis at VCC=+5V. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º Y ³ Y = AB 1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵ 1Y ³3 747 12³ 4A ³ 0 ³ 0 º 0 ³ 2A ³4 001 11³ 4Y ³ 0 ³ 1 º 0 ³ 2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³ 2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³ GND ³7 8³ 3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 7472 J-K flip-flop with triple ANDed J an K inputs, set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿ ³1 ÀÄÄÙ 14³ VCC ³J1úJ2úJ3³K1úK2úK3³CLK³/SET³/RSTº Q ³/Q ³ /RST ³2 13³ /SET ÆÍÍÍÍÍÍÍÍØÍÍÍÍÍÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵ J1 ³3 12³ CLK ³ X ³ X ³ X ³ 0 ³ 0 º ? ³ ? ³ J2 ³4 7472 11³ K3 ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³ J3 ³5 10³ K2 ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³ /Q ³6 9³ K1 ³ 0 ³ 0 ³ / ³ 1 ³ 1 º - ³ - ³ GND ³7 8³ Q ³ 0 ³ 1 ³ / ³ 1 ³ 1 º 0 ³ 1 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ / ³ 1 ³ 1 º 1 ³ 0 ³ ³ 1 ³ 1 ³ / ³ 1 ³ 1 º/Q ³ Q ³ ³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³ ÀÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ # 747266 Quad 2-input XNOR gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ _ 1A ³1 ÀÄÄÙ 14³ VCC ³ A ³ B º/Y ³ /Y = A$B 1B ³2 13³ 4B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 747 12³ 4A ³ 0 ³ 0 º 1 ³ 2A ³4 266 11³ /4Y ³ 0 ³ 1 º 0 ³ 2B ³5 10³ 3B ³ 1 ³ 0 º 0 ³ /2Y ³6 9³ 3A ³ 1 ³ 1 º 1 ³ GND ³7 8³ /3Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 7473 Dual negative-edge-triggered J-K flip-flop with reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿ /1CLK ³1 ÀÄÄÙ 14³ 1J ³ J ³ K ³/CLK³/RSTº Q ³/Q ³ /1RST ³2 13³ /1Q ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵ 1K ³3 12³ 1Q ³ X ³ X ³ X ³ 0 º 0 ³ 1 ³ VCC ³4 7473 11³ GND ³ 0 ³ 0 ³ \ ³ 1 º - ³ - ³ /2CLK ³5 10³ 2K ³ 0 ³ 1 ³ \ ³ 1 º 0 ³ 1 ³ /2RST ³6 9³ 2Q ³ 1 ³ 0 ³ \ ³ 1 º 1 ³ 0 ³ 2J ³7 8³ /2Q ³ 1 ³ 1 ³ \ ³ 1 º/Q ³ Q ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ X ³ !\ ³ 1 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ # 7474 Dual D flip-flop with set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿ /1RST ³1 ÀÄÄÙ 14³ VCC ³ D ³CLK³/SET³/RSTº Q ³/Q ³ 1D ³2 13³ /2RST ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵ 1CLK ³3 12³ 2D ³ X ³ X ³ 0 ³ 0 º 1 ³ 1 ³ /1SET ³4 7474 11³ 2CLK ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³ 1Q ³5 10³ /2SET ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³ /1Q ³6 9³ 2Q ³ 0 ³ / ³ 1 ³ 1 º 0 ³ 1 ³ GND ³7 8³ /2Q ³ 1 ³ / ³ 1 ³ 1 º 1 ³ 1 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³!/ ³ 1 ³ 1 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ # 7475 Dual 2-bit transparent latches with complementary outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ /1Q1 ³1 ÀÄÄÙ 16³ 1Q1 1D1 ³2 15³ 1Q2 1D2 ³3 14³ /1Q2 2LE ³4 13³ 1LE VCC ³5 7475 12³ GND 2D1 ³6 11³ /2Q1 2D2 ³7 10³ 2Q1 /2Q2 ³8 9³ 2Q2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74756 Dual 4-bit open-collector inverting buffer/line driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ /1OE ³1 ÀÄÄÙ 20³ VCC 1A1 ³2 19³ /2OE /2Y4 ³3 18³ /1Y1 1A2 ³4 17³ 2A4 /2Y3 ³5 74 16³ /1Y2 1A3 ³6 756 15³ 2A3 /2Y2 ³7 14³ /1Y3 1A4 ³8 13³ 2A2 /2Y1 ³9 12³ /1Y4 GND ³10 11³ 2A1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74757 Dual 4-bit open-collector noninverting buffer/line driver. One active low, one active high output enable. ÚÄÄÄÂÄÄÂÄÄÄ¿ /1OE ³1 ÀÄÄÙ 20³ VCC 1A4 ³2 19³ 2OE 2Y1 ³3 18³ 1Y1 1A3 ³4 17³ 2A4 2Y2 ³5 74 16³ 1Y2 1A2 ³6 757 15³ 2A3 2Y3 ³7 14³ 1Y3 1A1 ³8 13³ 2A2 2Y4 ³9 12³ 1Y4 GND ³10 11³ 2A1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74758 4-bit open-collector inverting bus transceiver. Two enable pins control output enables, one active high and one active low. ÚÄÄÄÂÄÄÂÄÄÄ¿ /GAB ³1 ÀÄÄÙ 14³ VCC ³2 13³ GBA A1 ³3 74 12³ A2 ³4 758 11³ B1 A3 ³5 10³ B2 A4 ³6 9³ B3 GND ³7 8³ B4 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7476 Dual J-K flip-flops with set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿ 1CLK ³1 ÀÄÄÙ 16³ 1K ³ J ³ K ³CLK³/SET³/RSTº Q ³/Q ³ /1SET ³2 15³ 1Q ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵ /1RST ³3 14³ /1Q ³ X ³ X ³ X ³ 0 ³ 0 º 0 ³ 0 ³ 1J ³4 13³ GND ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³ VCC ³5 7476 12³ K ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³ 2CLK ³6 11³ 2Q ³ 0 ³ 0 ³ / ³ 1 ³ 1 º - ³ - ³ /2SET ³7 10³ /2Q ³ 0 ³ 1 ³ / ³ 1 ³ 1 º 0 ³ 1 ³ /2RST ³8 9³ 2J ³ 1 ³ 0 ³ / ³ 1 ³ 1 º 1 ³ 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 1 ³ / ³ 1 ³ 1 º/Q ³ Q ³ ³ X ³ X ³!/ ³ 1 ³ 1 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ # 74760 Dual 4-bit open-collector noninverting buffer/line driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ /1OE ³1 ÀÄÄÙ 20³ VCC 1A1 ³2 19³ /2OE 2Y4 ³3 18³ 1Y1 1A2 ³4 17³ 2A4 2Y3 ³5 74 16³ 1Y2 1A3 ³6 760 15³ 2A3 2Y2 ³7 14³ 1Y3 1A4 ³8 13³ 2A2 2Y1 ³9 12³ 1Y4 GND ³10 11³ 2A1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7478 Dual negative-edge-triggered J-K flip-flops with common clock, set and common reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄ¿ /CLK ³1 ÀÄÄÙ 14³ 1K ³ J ³ K ³/CLK³/SET³/RSTº Q ³/Q ³ /1SET ³2 13³ 1Q ÆÍÍÍØÍÍÍØÍÍÍÍØÍÍÍÍØÍÍÍÍÎÍÍÍØÍÍ͵ 1J ³3 12³ /1Q ³ X ³ X ³ X ³ 0 ³ 0 º ? ³ ? ³ VCC ³4 7478 11³ GND ³ X ³ X ³ X ³ 0 ³ 1 º 1 ³ 0 ³ /RST ³5 10³ 2J ³ X ³ X ³ X ³ 1 ³ 0 º 0 ³ 1 ³ /2SET ³6 9³ /2Q ³ 0 ³ 0 ³ \ ³ 1 ³ 1 º - ³ - ³ 2K ³7 8³ 2Q ³ 0 ³ 1 ³ \ ³ 1 ³ 1 º 0 ³ 1 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ 1 ³ 0 ³ \ ³ 1 ³ 1 º 1 ³ 0 ³ ³ 1 ³ 1 ³ \ ³ 1 ³ 1 º/Q ³ Q ³ ³ X ³ X ³ !\ ³ 1 ³ 1 º - ³ - ³ ÀÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÙ # 748003 Dual 2-input NAND gates. ÚÄÄÄÂÄÄÂÄÄÄ¿ __ 1A ³1 ÀÄÄÙ 8³ VCC /Y = AB 1B ³2 748 7³ 2B /1Y ³3 003 6³ 2A GND ³4 5³ /2Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 74804 Hex 2-input NAND gates/line drivers. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ __ 1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º/Y ³ /Y = AB 1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 18³ 6A ³ 0 ³ 0 º 1 ³ 2A ³4 17³ /6Y ³ 0 ³ 1 º 1 ³ 2B ³5 74 16³ 5B ³ 1 ³ 0 º 1 ³ /2Y ³6 804 15³ 5A ³ 1 ³ 1 º 0 ³ 3A ³7 14³ /5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ 3B ³8 13³ 4B /3Y ³9 12³ 4A GND ³10 11³ /4Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 74805 Hex 2-input NOR gates/line drivers. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ ___ 1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º/Y ³ /Y = A+B 1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵ /1Y ³3 18³ 6A ³ 0 ³ 0 º 1 ³ 2A ³4 17³ /6Y ³ 0 ³ 1 º 0 ³ 2B ³5 74 16³ 5B ³ 1 ³ 0 º 0 ³ /2Y ³6 805 15³ 5A ³ 1 ³ 1 º 0 ³ 3A ³7 14³ /5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ 3B ³8 13³ 4B /3Y ³9 12³ 4A GND ³10 11³ /4Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 74808 Hex 2-input AND gates/line drivers. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ 1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º Y ³ Y = AB 1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵ 1Y ³3 18³ 6A ³ 0 ³ 0 º 0 ³ 2A ³4 17³ 6Y ³ 0 ³ 1 º 0 ³ 2B ³5 74 16³ 5B ³ 1 ³ 0 º 0 ³ 2Y ³6 808 15³ 5A ³ 1 ³ 1 º 1 ³ 3A ³7 14³ 5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ 3B ³8 13³ 4B 3Y ³9 12³ 4A GND ³10 11³ 4Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 74821 10-bit 3-state D flip-flop/bus driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ /OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º Q ³ D1 ³2 23³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ D2 ³3 22³ Q2 ³ 1 ³ X ³ X º Z ³ D3 ³4 21³ Q3 ³ 0 ³ / ³ 0 º 0 ³ D4 ³5 20³ Q4 ³ 0 ³ / ³ 1 º 1 ³ D5 ³6 74 19³ Q5 ³ 0 ³!/ ³ X º - ³ D6 ³7 821 18³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ D7 ³8 17³ Q7 D8 ³9 16³ Q8 D9 ³10 15³ Q9 D10 ³11 14³ Q10 GND ³12 13³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74822 10-bit 3-state inverting D flip-flop/bus driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ /OE ³1 ÀÄÄÙ 24³ VCC ³/OE³CLK³ D º/Q ³ D1 ³2 23³ /Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ D2 ³3 22³ /Q2 ³ 1 ³ X ³ X º Z ³ D3 ³4 21³ /Q3 ³ 0 ³ / ³ 0 º 1 ³ D4 ³5 20³ /Q4 ³ 0 ³ / ³ 1 º 0 ³ D5 ³6 74 19³ /Q5 ³ 0 ³!/ ³ X º - ³ D6 ³7 822 18³ /Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ D7 ³8 17³ /Q7 D8 ³9 16³ /Q8 D9 ³10 15³ /Q9 D10 ³11 14³ /Q10 GND ³12 13³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74823 9-bit 3-state D flip-flop/bus driver with clock enable and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OE ³1 ÀÄÄÙ 24³ VCC D1 ³2 23³ Q1 D2 ³3 22³ Q2 D3 ³4 21³ Q3 D4 ³5 20³ Q4 D5 ³6 74 19³ Q5 D6 ³7 823 18³ Q6 D7 ³8 17³ Q7 D8 ³9 16³ Q8 D9 ³10 15³ Q9 /RST ³11 14³ /CLKEN GND ³12 13³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74825 8-bit 3-state D flip-flop/bus driver with three output enables, clock enable and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OE1 ³1 ÀÄÄÙ 24³ VCC /OE2 ³2 23³ /OE3 D1 ³3 22³ Q1 D2 ³4 21³ Q2 D3 ³5 20³ Q3 D4 ³6 74 19³ Q4 D5 ³7 825 18³ Q5 D6 ³8 17³ Q6 D7 ³9 16³ Q7 D8 ³10 15³ Q8 /RST ³11 14³ /CLKEN GND ³12 13³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74827 10-bit 3-state noninverting buffer/line driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OE1 ³1 ÀÄÄÙ 24³ VCC A1 ³2 23³ Y1 A2 ³3 22³ Y2 A3 ³4 21³ Y3 A4 ³5 20³ Y4 A5 ³6 742 19³ Y5 A6 ³7 827 18³ Y6 A7 ³8 17³ Y7 A8 ³9 16³ Y8 A9 ³10 15³ Y9 A10 ³11 14³ Y10 GND ³12 13³ /OE2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7483 4-bit binary full adder with fast carry. ÚÄÄÄÂÄÄÂÄÄÄ¿ A4 ³1 ÀÄÄÙ 16³ B4 ä=A+B+CIN ä3 ³2 15³ ä4 A3 ³3 14³ COUT B3 ³4 13³ CIN VCC ³5 7483 12³ GND ä2 ³6 11³ B1 B2 ³7 10³ A1 A2 ³8 9³ ä1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 74832 Hex 2-input OR gates/line drivers. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄ¿ 1A ³1 ÀÄÄÙ 20³ VCC ³ A ³ B º Y ³ Y = A+B 1B ³2 19³ 6B ÆÍÍÍØÍÍÍÎÍÍ͵ 1Y ³3 18³ 6A ³ 0 ³ 0 º 0 ³ 2A ³4 17³ 6Y ³ 0 ³ 1 º 1 ³ 2B ³5 74 16³ 5B ³ 1 ³ 0 º 1 ³ 2Y ³6 832 15³ 5A ³ 1 ³ 1 º 1 ³ 3A ³7 14³ 5Y ÀÄÄÄÁÄÄÄÐÄÄÄÙ 3B ³8 13³ 4B 3Y ³9 12³ 4A GND ³10 11³ 4Y ÀÄÄÄÄÄÄÄÄÄÄÙ # 74833 8-bit 3-state noninverting bus transceiver with parity generator/checker and parity register. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OEA ³1 ÀÄÄÙ 24³ VCC A1 ³2 23³ B1 A2 ³3 22³ B2 A3 ³4 21³ B3 A4 ³5 20³ B4 A5 ³6 74 19³ B5 A6 ³7 833 18³ B6 A7 ³8 17³ B7 A8 ³9 16³ B8 /ERROR ³10 15³ PAR /CLR ³11 14³ /OEB GND ³12 13³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74841 10-bit 3-state transparent latch/bus driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ /OE ³1 ÀÄÄÙ 24³ VCC ³/OE³ LE³ D º Q ³ D1 ³2 23³ Q1 ÆÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ D2 ³3 22³ Q2 ³ 1 ³ X ³ X º Z ³ D3 ³4 21³ Q3 ³ 0 ³ 0 ³ X º - ³ D4 ³5 20³ Q4 ³ 0 ³ 1 ³ 0 º 0 ³ D5 ³6 74 19³ Q5 ³ 0 ³ 1 ³ 1 º 1 ³ D6 ³7 841 18³ Q6 ÀÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ D7 ³8 17³ Q7 D8 ³9 16³ Q8 D9 ³10 15³ Q9 D10 ³11 14³ Q10 GND ³12 13³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 74843 9-bit 3-state transparent latch/bus driver with set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÂÄÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ /OE ³1 ÀÄÄÙ 24³ VCC ³/RST³/SET³/OE³ LE³ D º Q ³ D1 ³2 23³ Q1 ÆÍÍÍÍØÍÍÍÍØÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ D2 ³3 22³ Q2 ³ 0 ³ 1 ³ 0 ³ X ³ X º 0 ³ D3 ³4 21³ Q3 ³ 1 ³ 0 ³ 0 ³ X ³ X º 0 ³ D4 ³5 20³ Q4 ³ X ³ X ³ 1 ³ X ³ X º Z ³ D5 ³6 74 19³ Q5 ³ 1 ³ 1 ³ 0 ³ 0 ³ X º - ³ D6 ³7 843 18³ Q6 ³ 1 ³ 1 ³ 0 ³ 1 ³ 0 º 0 ³ D7 ³8 17³ Q7 ³ 1 ³ 1 ³ 0 ³ 1 ³ 1 º 1 ³ D8 ³9 16³ Q8 ÀÄÄÄÄÁÄÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ D9 ³10 15³ Q9 /RST ³11 14³ /SET GND ³12 13³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 74845 8-bit 3-state transparent latch/bus driver with three output enables, set and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OE1 ³1 ÀÄÄÙ 24³ VCC /OE2 ³2 23³ /OE3 D1 ³3 22³ Q1 D2 ³4 21³ Q2 D3 ³5 20³ Q3 D4 ³6 74 19³ Q4 D5 ³7 845 18³ Q5 D6 ³8 17³ Q6 D7 ³9 16³ Q7 D8 ³10 15³ Q8 /RST ³11 14³ /SET GND ³12 13³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 7485 4-bit noninverting magnitude comparator with cascade inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ B3 ³1 ÀÄÄÙ 16³ VCC IAB ³4 13³ A2 OA>B ³5 7485 12³ A1 OA=B ³6 11³ B1 OAB ³3 22³ A7 B7 ³4 21³ A6 B6 ³5 20³ A5 B5 ³6 74 19³ A4 B4 ³7 885 18³ A3 B3 ³8 17³ A2 B2 ³9 16³ A1 B1 ³10 15³ A0 B0 ³11 14³ OAB ÀÄÄÄÄÄÄÄÄÄÄÙ # 74899 8-bit 3-state noninverting latchable bus transceiver with parity generator/checker and independent latch-enable inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ O//E ³1 ÀÄÄÙ 28³ VCC /ERRA ³2 27³ /OEAB LEAB ³3 26³ B1 A1 ³4 25³ B2 A2 ³5 24³ B3 A3 ³6 23³ B4 A4 ³7 74 22³ B5 A5 ³8 899 21³ B6 A6 ³9 20³ B7 A7 ³10 19³ B8 A8 ³11 18³ BPAR APAR ³12 17³ LEBA /OEBA ³13 16³ /SEL GND ³14 15³ /ERRB ÀÄÄÄÄÄÄÄÄÄÄÙ # 7490 4-bit asynchronous decade counter with /2 and /5 sections, set(9) and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /CLK1 ³1 ÀÄÄÙ 14³ /CLK0 RST1 ³2 13³ RST2 ³3 12³ Q0 ³4 7490 11³ Q3 VCC ³5 10³ GND SET1 ³6 9³ Q1 SET2 ³7 8³ Q2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7491 8-bit serial-in serial-out shift register with gated serial inputs and complementary outputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ ³1 ÀÄÄÙ 14³ /QH ³2 13³ QH ³3 12³ A ³4 7491 11³ B VCC ³5 10³ GND ³6 9³ CLK ³7 8³ ÀÄÄÄÄÄÄÄÄÄÄÙ # 7492 4-bit asynchronous divide-by-twelve counter with /2 and /6 sections and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /CLK1 ³1 ÀÄÄÙ 14³ /CLK0 ³2 13³ ³3 12³ Q0 ³4 7492 11³ Q3 VCC ³5 10³ GND RST1 ³6 9³ Q1 RST2 ³7 8³ Q2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7493 4-bit asynchronous binary counter with /2 and /8 sections and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /CLK1 ³1 ÀÄÄÙ 14³ /CLK0 RST1 ³2 13³ RST2 ³3 12³ Q0 ³4 7493 11³ Q3 VCC ³5 10³ GND ³6 9³ Q1 ³7 8³ Q2 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7495 4-bit shift register with separate shift and parallel-load clocks. ÚÄÄÄÂÄÄÂÄÄÄ¿ SA ³1 ÀÄÄÙ 14³ VCC A ³2 13³ QA B ³3 12³ QB C ³4 7495 11³ QC D ³5 10³ QD L//SH ³6 9³ SHCLK GND ³7 8³ LDCLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74956 8-bit 3-state noninverting latched transceiver. ÚÄÄÄÂÄÄÂÄÄÄ¿ LEAB ³1 ÀÄÄÙ 24³ VCC SAB ³2 23³ LEBA DIR ³3 22³ SBA A1 ³4 21³ /OE A2 ³5 20³ B1 A3 ³6 74 19³ B2 A4 ³7 956 18³ B3 A5 ³8 17³ B4 A6 ³9 16³ B5 A7 ³10 15³ B6 A8 ³11 14³ B7 GND ³12 13³ B8 ÀÄÄÄÄÄÄÄÄÄÄÙ # 7496 5-bit shift register with asynchronous reset and load. ÚÄÄÄÂÄÄÂÄÄÄ¿ CLK ³1 ÀÄÄÙ 16³ /RST A ³2 15³ QA B ³3 14³ QB C ³4 13³ QC VCC ³5 7496 12³ GND D ³6 11³ QD E ³7 10³ QE PE ³8 9³ SA ÀÄÄÄÄÄÄÄÄÄÄÙ # 7497 6-bit synchronous binary rate multiplier. Can perform fixed-rate or variable-rate frequency division. Output frequency is equal to input frequency multiplied by the rate input M and divided by 64. ÚÄÄÄÂÄÄÂÄÄÄ¿ B1 ³1 ÀÄÄÙ 16³ VCC B4 ³2 15³ B3 B5 ³3 14³ B2 B0 ³4 13³ RST Z ³5 7497 12³ U/CAS Y ³6 11³ ENin ENout ³7 10³ STRB GND ³8 9³ CLK ÀÄÄÄÄÄÄÄÄÄÄÙ # 74990 8-bit transparent latch with readback. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OERB ³1 ÀÄÄÙ 20³ VCC D1 ³2 19³ Q1 D2 ³3 18³ Q2 D3 ³4 17³ Q3 D4 ³5 74 16³ Q4 D5 ³6 990 15³ Q5 D6 ³7 14³ Q6 D7 ³8 13³ Q7 D8 ³9 12³ Q8 GND ³10 11³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 74992 9-bit 3-state transparent latch with readback and reset. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OERB ³1 ÀÄÄÙ 24³ VCC D1 ³2 23³ Q1 D2 ³3 22³ Q2 D3 ³4 21³ Q3 D4 ³5 20³ Q4 D5 ³6 74 19³ Q5 D6 ³7 992 18³ Q6 D7 ³8 17³ Q7 D8 ³9 16³ Q8 D9 ³10 15³ Q9 /RST ³11 14³ /OE GND ³12 13³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 74994 10-bit transparent latch with readback. ÚÄÄÄÂÄÄÂÄÄÄ¿ /OERB ³1 ÀÄÄÙ 24³ VCC D1 ³2 23³ Q1 D2 ³3 22³ Q2 D3 ³4 21³ Q3 D4 ³5 20³ Q4 D5 ³6 74 19³ Q5 D6 ³7 994 18³ Q6 D7 ³8 17³ Q7 D8 ³9 16³ Q8 D9 ³10 15³ Q9 D10 ³11 14³ Q10 GND ³12 13³ LE ÀÄÄÄÄÄÄÄÄÄÄÙ # 75173, LTC488 Quad RS485 line receiver. Note the unusual ORed output enables. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÂÄÄÄÒÄÄÄ¿ B1 ³1 ÀÄÄÙ 16³ VCC ³ A-B ³ OE³/OEº Y ³ A1 ³2 15³ B4 ÆÍÍÍÍÍÍÍØÍÍÍØÍÍÍÎÍÍ͵ Y1 ³3 14³ A4 ³>+200mV³ 1 ³ X º 1 ³ OE ³4 13³ Y4 ³>+200mV³ X ³ 0 º 1 ³ Y2 ³5 75173 12³ /OE ³<-200mV³ 1 ³ X º 0 ³ A2 ³6 11³ Y3 ³<-200mV³ X ³ 0 º 0 ³ B2 ³7 10³ A3 ³ X ³ 0 ³ 1 º Z ³ GND ³8 9³ B3 ÀÄÄÄÄÄÄÄÁÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÄÄÄÄÄÄÄÙ # 75174, LTC485 Quad RS485 line driver. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿ 1A1 ³1 ÀÄÄÙ 16³ VCC ³ A ³ ENº Y ³/Y ³ 1Y1 ³2 15³ 2A2 ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵ /1Y1 ³3 14³ 2Y2 ³ 0 ³ 1 º 0 ³ 1 ³ 1EN ³4 13³ /2Y2 ³ 1 ³ 1 º 1 ³ 0 ³ /1Y2 ³5 75174 12³ 2EN ³ X ³ 0 º Z ³ Z ³ 1Y2 ³6 11³ /2Y1 ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ 1A2 ³7 10³ 2Y1 GND ³8 9³ 2A1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 75175, LTC489 Quad RS485 line receiver. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÒÄÄÄ¿ 1B1 ³1 ÀÄÄÙ 16³ VCC ³ A-B ³ OEº Y ³ 1A1 ³2 15³ 2B2 ÆÍÍÍÍÍÍÍØÍÍÍÎÍÍ͵ 1Y1 ³3 14³ 2A2 ³>+200mV³ 1 º 1 ³ 1OE ³4 13³ 2Y2 ³<-200mV³ 1 º 0 ³ 1Y2 ³5 75175 12³ 2OE ³ X ³ 0 º Z ³ 1A2 ³6 11³ 2Y1 ÀÄÄÄÄÄÄÄÁÄÄÄÐÄÄÄÙ 1B2 ³7 10³ 2A1 GND ³8 9³ 2B1 ÀÄÄÄÄÄÄÄÄÄÄÙ # 75176, LTC485 RS485 line transceiver. Receiver: Transmitter: ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÄÄÄÄÂÄÄÄÒÄÄÄ¿ ÚÄÄÄÂÄÄÄÒÄÄÄÂÄÄÄ¿ Y ³1 ÀÄÄÙ 8³ VCC ³ A-B ³/OEº Y ³ ³ D ³DENº A ³ B ³ /OE ³2 7³ B ÆÍÍÍÍÍÍÍØÍÍÍÎÍÍ͵ ÆÍÍÍØÍÍÍÎÍÍÍØÍÍ͵ DEN ³3 75176 6³ A ³>+200mV³ 0 º 1 ³ ³ 0 ³ 1 º 0 ³ 1 ³ D ³4 5³ GND ³<-200mV³ 0 º 0 ³ ³ 1 ³ 1 º 1 ³ 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ 1 º Z ³ ³ X ³ 0 º Z ³ Z ³ ÀÄÄÄÄÄÄÄÁÄÄÄÐÄÄÄÙ ÀÄÄÄÁÄÄÄÐÄÄÄÁÄÄÄÙ # 765 Floppy disk controller. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ RST ³1 ÀÄÄÙ 40³ VCC /RD ³2 39³ /RW SEEK /WR ³3 38³ LCT DIR /CE ³4 37³ FR STEP D/S A0 ³5 36³ HDL D0 ³6 35³ RDY D1 ³7 34³ WP TS D2 ³8 33³ FLT TR00 D3 ³9 32³ PS0 D4 ³10 765 31³ PS1 D5 ³11 FDC 30³ WDA D6 ³12 29³ US0 D7 ³13 28³ US1 DRQ ³14 27³ HD /DACK ³15 26³ MFM TC ³16 25³ WE IDX ³17 24³ VCO SYNC INT ³18 23³ RDD CLK ³19 22³ RDW GND ³20 21³ WCLK ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 78Hxx, 78H05, 78H12, 78H15, 78H24 Fixed voltage 5A positive power supply regulator Vin must exceed Vout by at least 3V, but may not exceed 40V. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Vin ³³³ 2: GND ³³³ 3: Vout 1 2 3 # 78Lxx, 78L05, 78L06, 78L07, 78L08, 78L09, 78L10, 78L12, 78L15, 78L24 Fixed voltage 100mA positive power supply regulator. Vin must exceed Vout by at least 3V, but may not exceed 40V. TO 92 ÖÄÄÄ· º ððº Ó½ 1: Vin ³³³ 2: GND ³³³ 3: Vout 1 2 3 # 78Txx, 78T05, 78T12, 78T15, 78T24 Fixed voltage 3A positive power supply regulator Vin must exceed Vout by at least 3V, but may not exceed 40V. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Vin ³³³ 2: GND ³³³ 3: Vout 1 2 3 # 78xx, 7805, 7806, 7807, 7808, 7809, 7810, 7812, 7815, 7824 Fixed voltage 1A positive power supply regulator. Vin must exceed Vout by at least 3V, but may not exceed 40V. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Vin ³³³ 2: GND ³³³ 3: Vout 1 2 3 # 79Lxx, 79L05, 79L06, 79L07, 79L08, 79L09, 79L10, 79L12, 79L15, 79L24 Fixed voltage 100mA negative power supply regulator. Vin must exceed Vout by at least 3V, but may not exceed -40V. TO 92 ÖÄÄÄ· º ððº Ó½ 1: GND ³³³ 2: Vin ³³³ 3: Vout 1 2 3 # 79xx, 7905, 7906, 7907, 7908, 7909, 7910, 7912, 7915, 7924 Fixed voltage 1A negative power supply regulator Vin must exceed Vout by at least 3V, but may not exceed -40V. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: GND ³³³ 2: Vin ³³³ 3: Vout 1 2 3 # 8048, 8049, 8050, 8748, 8749, 8035, 8039, 8040 (DIP) Intel 8048-series microcontroller. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ T0 ³1 ÀÄÄÙ 40³ VCC X1 ³2 39³ T1 X0 ³3 38³ P2.7 /RST ³4 37³ P2.6 /SS ³5 36³ P2.5 /INT ³6 35³ P2.4 EA ³7 34³ P1.7 /RD ³8 33³ P1.6 /PSEN ³9 32³ P1.5 /WR ³10 8048 31³ P1.4 ALE ³11 series 30³ P1.3 DB0 ³12 29³ P1.2 DB1 ³13 28³ P1.1 DB2 ³14 27³ P1.0 DB3 ³15 26³ VCC_RAM VPP DB4 ³16 25³ PROG DB5 ³17 24³ P2.3 DB6 ³18 23³ P2.2 DB7 ³19 22³ P2.1 GND ³20 21³ P2.0 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8048, 8049, 8050, 8748, 8749, 8035, 8039, 8040 (PLCC) Intel 8048-series microcontroller. PLCC44 ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ 7 /INT ³ 18 DB4 ³ 29 VCCRAM VPP ³ 40 P2.5 ³ ³ 8 EA ³ 19 DB5 ³ 30 P1.0 ³ 41 P2.6 ³ ³ 9 /RD ³ 20 DB6 ³ 31 P1.1 ³ 42 P2.7 ³ ³ 10 /PSEN ³ 21 DB7 ³ 32 P1.2 ³ 43 T1 ³ ³ 11 /WR ³ 22 GND ³ 33 P1.3 ³ 44 VCC ³ ³ 12 ³ 23 ³ 34 ³ 1 ³ ³ 13 ALE ³ 24 P2.0 ³ 35 P1.4 ³ 2 T0 ³ ³ 14 DB0 ³ 25 P2.1 ³ 36 P1.5 ³ 3 X1 ³ ³ 15 DB1 ³ 26 P2.2 ³ 37 P1.6 ³ 4 X0 ³ ³ 16 DB2 ³ 27 P2.3 ³ 38 P1.7 ³ 5 /RST ³ ³ 17 DB3 ³ 28 PROG ³ 39 P2.4 ³ 6 /SS ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8051, 8052, 8054, 8058, 8751, 8752, 8754, 8758, 8031, 8032 (DIP) Intel 8051-series microcontroller. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ T2 P1.0 ³1 ÀÄÄÙ 40³ VCC T2EX P1.1 ³2 39³ P0.0 AD0 ECI P1.2 ³3 38³ P0.1 AD1 CEX0 P1.3 ³4 37³ P0.2 AD2 CEX1 P1.4 ³5 36³ P0.3 AD3 CEX2 P1.5 ³6 35³ P0.4 AD4 CEX3 P1.6 ³7 34³ P0.5 AD5 CEX4 P1.7 ³8 33³ P0.6 AD6 RST ³9 32³ P0.7 AD7 RxD P3.0 ³10 8051 31³ /EA VPP TxD P3.1 ³11 series 30³ ALE /PROG /INT0 P3.2 ³12 29³ /PSEN /INT1 P3.3 ³13 28³ P2.7 A15 T0 P3.4 ³14 27³ P2.6 A14 T1 P3.5 ³15 26³ P2.5 A13 /WR P3.6 ³16 25³ P2.4 A12 /RD P3.7 ³17 24³ P2.3 A11 X0 ³18 23³ P2.2 A10 X1 ³19 22³ P2.1 A9 GND ³20 21³ P2.0 A8 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8051, 8052, 8054, 8058, 8751, 8752, 8754, 8758, 8031, 8032 (PLCC) Intel 8051-series microcontroller. The 8x54 and 8x58 have an extra GND pin. PLCC44 ÚÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄ¿ ³ 7 P1.5 CEX2 ³ 18 P3.6 /WR ³ 29 P2.5 A13 ³ 40 P0.3 AD3 ³ ³ 8 P1.6 CEX3 ³ 19 P3.7 /RD ³ 30 P2.6 A14 ³ 41 P0.2 AD2 ³ ³ 9 P1.7 CEX4 ³ 20 X0 ³ 31 P2.7 A15 ³ 42 P0.1 AD1 ³ ³ 10 RST ³ 21 X1 ³ 32 /PSEN ³ 43 P0.0 AD0 ³ ³ 11 P3.0 RxD ³ 22 GND ³ 33 ALE /PROG ³ 44 VCC ³ ³ 12 ³ 23 ³ 34 ³ 1 (GND) ³ ³ 13 P3.1 TxD ³ 24 P2.0 A8 ³ 35 /EA VPP ³ 2 P1.0 T2 ³ ³ 14 P3.2 /INT0 ³ 25 P2.1 A9 ³ 36 P0.7 AD7 ³ 3 P1.1 T2EX ³ ³ 15 P3.3 /INT1 ³ 26 P2.2 A10 ³ 37 P0.6 AD6 ³ 4 P1.2 ECI ³ ³ 16 P3.4 T0 ³ 27 P2.3 A11 ³ 38 P0.5 AD5 ³ 5 P1.3 CEX0 ³ ³ 17 P3.5 T1 ³ 28 P2.4 A12 ³ 39 P0.4 AD4 ³ 6 P1.4 CEX1 ³ ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8085 Intel 8085 CPU. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ X1 ³1 ÀÄÄÙ 40³ VCC X2 ³2 39³ HOLD RSTOUT ³3 38³ HLDA SOD ³4 37³ CLK SID ³5 36³ /RSTIN TRAP ³6 35³ RDY RST75 ³7 34³ IO//M RST65 ³8 33³ S1 RST55 ³9 32³ /RD INTR ³10 8085 31³ /WR /INTA ³11 30³ ALE AD0 ³12 29³ S0 AD1 ³13 28³ A15 AD2 ³14 27³ A14 AD3 ³15 26³ A13 AD4 ³16 25³ A12 AD5 ³17 24³ A11 AD6 ³18 23³ A10 AD7 ³19 22³ A9 GND ³20 21³ A8 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8086 Intel 8086 CPU. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ GND ³1 ÀÄÄÙ 40³ VCC AD14 ³2 39³ AD15 AD13 ³3 38³ A16 S3 AD12 ³4 37³ A17 S4 AD11 ³5 36³ A18 S5 AD10 ³6 35³ A19 S6 AD9 ³7 34³ /BHE S7 AD8 ³8 33³ MN//MX AD7 ³9 32³ /RD AD6 ³10 31³ /RQ//GT0 HOLD AD5 ³11 8086 30³ /RQ//GT1 HLDA AD4 ³12 29³ /LOCK /WR AD3 ³13 28³ /S2 M//IO AD2 ³14 27³ /S1 DT//R AD1 ³15 26³ /S0 /DEN AD0 ³16 25³ QS0 ALE NMI ³17 24³ QS1 /INTA INTR ³18 23³ /TEST CLK ³19 22³ READY GND ³20 21³ RST ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8243 8048 Port expander. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ P5.0 ³1 ÀÄÄÙ 24³ VCC P4.0 ³2 23³ P5.1 P4.1 ³3 22³ P5.2 P4.2 ³4 21³ P5.3 P4.3 ³5 20³ P6.0 /CS ³6 19³ P6.1 PROG ³7 8243 18³ P6.2 P2.3 ³8 17³ P6.3 P2.2 ³9 16³ P7.3 P2.1 ³10 15³ P7.2 P2.0 ³11 14³ P7.1 GND ³12 13³ P7.0 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8250, 16450 Asynchronous serial interface controller. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D0 ³1 ÀÄÄÙ 40³ VCC D1 ³2 39³ /RI D2 ³3 38³ /DCD D3 ³4 37³ /DSR D4 ³5 36³ /CTS D5 ³6 35³ MR D6 ³7 34³ /OUT1 D7 ³8 33³ /DTR RCLK ³9 32³ /RTS SIN ³10 16450 31³ /OUT2 SOUT ³11 8250 30³ INTR CS0 ³12 29³ CSOUT CS1 ³13 28³ A0 /CS2 ³14 27³ A1 /CLKOUT ³15 26³ A2 X1 ³16 25³ /ADS X0 ³17 24³ /WR ³18 23³ DDIS WR ³19 22³ RD GND ³20 21³ /RD ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8253, 8254 Programmable interval timer/counter. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D7 ³1 ÀÄÄÙ 24³ VCC D6 ³2 23³ /WR D5 ³3 22³ /RD D4 ³4 21³ /CE D3 ³5 20³ A1 D2 ³6 8253 19³ A0 D1 ³7 8254 18³ CLK2 D0 ³8 17³ OUT2 CLK0 ³9 16³ G2 OUT0 ³10 15³ CLK1 G0 ³11 14³ G1 GND ³12 13³ OUT1 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8255 Parallel Peripheral Interface. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ PA3 ³1 ÀÄÄÙ 40³ PA4 PA2 ³2 39³ PA5 PA1 ³3 38³ PA6 PA0 ³4 37³ PA7 /RD ³5 36³ /WR /CE ³6 35³ RST GND ³7 34³ D0 A1 ³8 33³ D1 A0 ³9 32³ D2 PC7 ³10 8255 31³ D3 PC6 ³11 30³ D4 PC5 ³12 29³ D5 PC4 ³13 28³ D6 PC0 ³14 27³ D7 PC1 ³15 26³ VCC PC2 ³16 25³ PB7 PC3 ³17 24³ PB6 PB0 ³18 23³ PB5 PB1 ³19 22³ PB4 PB2 ³20 21³ PB3 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8400, Z8400, Z80CPU Zilog Z80 CPU. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ A11 ³1 ÀÄÄÙ 40³ A10 A12 ³2 39³ A9 A13 ³3 38³ A8 A14 ³4 37³ A7 A15 ³5 36³ A6 CLK ³6 35³ A5 D4 ³7 34³ A4 D3 ³8 33³ A3 D5 ³9 32³ A2 D6 ³10 Z8400 31³ A1 VCC ³11 CPU 30³ A0 D2 ³12 29³ GND D7 ³13 28³ /RFSH D0 ³14 27³ /M1 D1 ³15 26³ /RST /INT ³16 25³ /BUSRQ /NMI ³17 24³ /WAIT /HALT ³18 23³ /BUSAK /MREQ ³19 22³ /WR /IORQ ³20 21³ /RD ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8410, Z8410, Z80DMA Z80 DMA controller. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ A5 ³1 ÀÄÄÙ 40³ A6 A4 ³2 39³ A7 A3 ³3 38³ IEI A2 ³4 37³ /INT /PULSE A1 ³5 36³ IEO A0 ³6 35³ D0 CLK ³7 34³ D1 /WR ³8 33³ D2 /RD ³9 32³ D3 /IORQ ³10 Z8410 31³ D4 VCC ³11 DMA 30³ GND /MREQ ³12 29³ D5 /BAO ³13 28³ D6 /BAI ³14 27³ D7 /BUSRQ ³15 26³ /M1 /CE /WAIT ³16 25³ RDY A15 ³17 24³ A8 A14 ³18 23³ A9 A13 ³19 22³ A10 A12 ³20 21³ A11 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8420, Z8420, Z80PIO Z80 parallel I/O. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D2 ³1 ÀÄÄÙ 40³ D3 D7 ³2 39³ D4 D6 ³3 38³ D5 /CE ³4 37³ /M1 C/D A1 ³5 36³ /IORQ B/A A0 ³6 35³ /RD PA7 ³7 34³ PB7 PA6 ³8 33³ PB6 PA5 ³9 32³ PB5 PA4 ³10 Z8420 31³ PB4 GND ³11 PIO 30³ PB3 PA3 ³12 29³ PB2 PA2 ³13 28³ PB1 PA1 ³14 27³ PB0 PA0 ³15 26³ VCC /ASTB ³16 25³ CLK /BSTB ³17 24³ IEI ARDY ³18 23³ /INT D0 ³19 22³ IEO D1 ³20 21³ BRDY ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8430, Z8430 Z80 Counter-Timer Circuit. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D4 ³1 ÀÄÄÙ 28³ D3 D5 ³2 27³ D2 D6 ³3 26³ D1 D7 ³4 25³ D0 GND ³5 24³ VCC /RD ³6 23³ CLK0 TRG0 ZC0 TO0 ³7 Z8430 22³ CLK1 TRG1 ZC1 TO1 ³8 CTC 21³ CLK2 TRG2 ZC2 TO2 ³9 20³ CLK3 TRG3 /IORQ ³10 19³ A1 IEO ³11 18³ A0 /INT ³12 17³ /RST IEI ³13 16³ /CE /M1 ³14 15³ CLK ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8440, 8470, Z8440, Z80SIO0, Z8470, Z80DART Z80 dual async/sync serial I/O. Z8470 has no synchronous capabilities. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D1 ³1 ÀÄÄÙ 40³ D0 D3 ³2 39³ D2 D5 ³3 38³ D4 D7 ³4 37³ D6 /INT ³5 36³ /IORQ IEI ³6 35³ /CE IEO ³7 34³ A0 B/A /M1 ³8 33³ A1 C/D VCC ³9 32³ /RD /W_RDYA ³10 Z8440 31³ GND /SYNCA ³11 SIO-0 30³ /W_RDYB RxDA ³12 29³ /SYNCB /RxCA ³13 28³ RxDB /TxCA ³14 27³ /RxTxCB TxDA ³15 26³ TxDB /DTRA ³16 25³ /DTRB /RTSA ³17 24³ /RTSB /CTSA ³18 23³ /CTSB /DCDA ³19 22³ /DCDB CLK ³20 21³ /RST ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8441, Z8441, Z80SIO1 Z80 dual async/sync serial I/O (bonding option #1). ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D1 ³1 ÀÄÄÙ 40³ D0 D3 ³2 39³ D2 D5 ³3 38³ D4 D7 ³4 37³ D6 /INT ³5 36³ /IORQ IEI ³6 35³ /CE IEO ³7 34³ A0 B/A /M1 ³8 33³ A1 C/D VCC ³9 32³ /RD /W_RDYA ³10 Z8441 31³ GND /SYNCA ³11 SIO-1 30³ /W_RDYB RxDA ³12 29³ /SYNCB /RxCA ³13 28³ RxDB /TxCA ³14 27³ /RxCB TxDA ³15 26³ /TxCB /DTRA ³16 25³ TxDB /RTSA ³17 24³ /RTSB /CTSA ³18 23³ /CTSB /DCDA ³19 22³ /DCDB CLK ³20 21³ /RST ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8442, Z8442, Z80SIO2 Z80 dual async/sync serial I/O (bonding option #2). ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D1 ³1 ÀÄÄÙ 40³ D0 D3 ³2 39³ D2 D5 ³3 38³ D4 D7 ³4 37³ D6 /INT ³5 36³ /IORQ IEI ³6 35³ /CE IEO ³7 34³ A0 B/A /M1 ³8 33³ A1 C/D VCC ³9 32³ /RD /W_RDYA ³10 Z8442 31³ GND /SYNCA ³11 SIO-2 30³ /W_RDYB RxDA ³12 29³ RxDB /RxCA ³13 28³ /RxCB /TxCA ³14 27³ /TxCB TxDA ³15 26³ TxDB /DTRA ³16 25³ /DTRB /RTSA ³17 24³ /RTSB /CTSA ³18 23³ /CTSB /DCDA ³19 22³ /DCDB CLK ³20 21³ /RST ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8530, 8531, Z8530, Z8531 Zilog Serial Comminucations Controller. Z8531 has no synchronous capabilities. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ D1 ³1 ÀÄÄÙ 40³ D0 D3 ³2 39³ D2 D5 ³3 38³ D4 D7 ³4 37³ D6 /INT ³5 36³ /RD IEO ³6 35³ /WR IEI ³7 34³ A0 A/B /INTAK ³8 33³ /CE VCC ³9 32³ A1 D/C /W_REQA ³10 Z8530 31³ GND /SYNCA ³11 SCC 30³ /W_REQB /RTxCA ³12 29³ /SYNCB RxDA ³13 28³ /RTxCB /TRxCA ³14 27³ RxDB TxDA ³15 26³ /TRxCB /DTR_REQA ³16 25³ TxDB /RTSA ³17 24³ /DTR_REQB /CTSA ³18 23³ /RTSB /DCDA ³19 22³ /CTSB CLK ³20 21³ /DCDB ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # 8570 IýC 256x8 static RAM. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ GND A2 ³3 8570 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 8571 IýC 128x8 static RAM. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ GND A2 ³3 8571 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 8581, 8572 IýC 128x8 EEPROM. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 8572 7³ GND A2 ³3 8581 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 8582 IýC 256x8 EEPROM. Address is 1010xxx where x can be specified by the A0-2 inputs. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ GND A2 ³3 8582 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 8583 IýC Clock/Calendar with 240x8 static RAM. Address is 101000x where x can be specified by the A0 input. ÚÄÄÄÂÄÄÂÄÄÄ¿ X1 ³1 ÀÄÄÙ 8³ VCC X0 ³2 7³ /INT A0 ³3 8583 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 8592 IýC 2x256x8 EEPROM. Address is 1010xxy where x can be specified by the A1-2 inputs, and y selects the 256-byte bank to use. A0 has no function, but must be connected to GND or VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ A0 ³1 ÀÄÄÙ 8³ VCC A1 ³2 7³ GND A2 ³3 8582 6³ SCL GND ³4 5³ SDA ÀÄÄÄÄÄÄÄÄÄÄÙ # 9306 Serial 16x16 EEPROM. ÚÄÄÄÂÄÄÂÄÄÄ¿ CD ³1 ÀÄÄÙ 8³ VCC CLK ³2 7³ DI ³3 9306 6³ DO ³4 5³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # 9346 Serial 64x16 EEPROM. ÚÄÄÄÂÄÄÂÄÄÄ¿ CD ³1 ÀÄÄÙ 8³ VCC CLK ³2 7³ DI ³3 9346 6³ DO ³4 5³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # 9356 Serial 256x8/128x16 EEPROM. ÚÄÄÄÂÄÄÂÄÄÄ¿ CD ³1 ÀÄÄÙ 8³ VCC CLK ³2 7³ DI ³3 9356 6³ x16//x8 DO ³4 5³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # 9366 Serial 512x8/256x16 EEPROM. ÚÄÄÄÂÄÄÂÄÄÄ¿ CD ³1 ÀÄÄÙ 8³ VCC CLK ³2 7³ DI ³3 9366 6³ x16//x8 DO ³4 5³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # CNY74-2 Dual optocouplers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1A ³1 ÀÄÄÙ 8³ 1E 1K ³2 CNY 7³ 1C 2K ³3 74-2 6³ 2C 2A ³4 5³ 2E ÀÄÄÄÄÄÄÄÄÄÄÙ # CNY74-4 Quad optocouplers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1A ³1 ÀÄÄÙ 16³ 1E 1K ³2 15³ 1C 2K ³3 14³ 2C 2A ³4 CNY 13³ 2E 3A ³5 74-4 12³ 3E 3K ³6 11³ 3C 4K ³7 10³ 4C 4A ³8 9³ 4E ÀÄÄÄÄÄÄÄÄÄÄÙ # DS1202 Real-time clock with 3-wire serial interface and 24 bytes RAM. ÚÄÄÄÂÄÄÂÄÄÄ¿ ³1 ÀÄÄÙ 8³ VCC X1 ³2 DS 7³ CLK X2 ³3 1202 6³ DQ GND ³4 5³ /RST ÀÄÄÄÄÄÄÄÄÄÄÙ # DS1210 Nonvolatile SRAM controller chip. TOL selects power-fail VCC level, based on 5% tolerance when 0 or 10% tolerance when 1. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÄÒÄÄÄ¿ VCCo ³1 ÀÄÄÙ 8³ VCC ³/EN³VCC º/Y ³ VBAT1 ³2 DS 7³ VBAT2 ÆÍÍÍØÍÍÍÍÎÍÍ͵ TOL ³3 1210 6³ /Y ³ 1 ³ OK º 1 ³ GND ³4 5³ /EN ³ 0 ³ OK º 0 ³ ÀÄÄÄÄÄÄÄÄÄÄÙ ³ X ³ LO º 1 ³ ÀÄÄÄÁÄÄÄÄÐÄÄÄÙ # DS1211 1-of-8 inverting decoder/nonvolatile SRAM controller chip. TOL selects power-fail VCC level, based on 5% tolerance when 0 or 10% tolerance when 1. The Dallas data book suggests this is actually a repackaged DS1212. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄ¿ VBAT1 ³1 ÀÄÄÙ 20³ VCC ³/EN³ S2³ S1³ S0³VCC º/Y0³/Y1³...³/Y7³/PF³ VCCo ³2 19³ VBAT2 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍ͵ TOL ³3 18³ /EN ³ X ³ X ³ X ³ X ³ LO º 1 ³ 1 ³ 1 ³ 1 ³ 0 ³ /PF ³4 17³ /Y0 ³ 1 ³ 0 ³ 0 ³ 0 ³ OK º 0 ³ 1 ³ 1 ³ 1 ³ 1 ³ /Y7 ³5 DS 16³ /Y1 ³ 0 ³ 0 ³ 0 ³ 1 ³ OK º 1 ³ 0 ³ 1 ³ 1 ³ 1 ³ /Y6 ³6 1211 15³ /Y2 ³ 0 ³ . ³ . ³ . ³ OK º 1 ³ 1 ³ . ³ 1 ³ 1 ³ S2 ³7 14³ /Y3 ³ 0 ³ 1 ³ 1 ³ 1 ³ OK º 1 ³ 1 ³ 1 ³ 0 ³ 1 ³ S1 ³8 13³ ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÙ S0 ³9 12³ /Y4 GND ³10 11³ /Y5 ÀÄÄÄÄÄÄÄÄÄÄÙ # DS1212 1-of-16 inverting decoder/nonvolatile SRAM controller chip. TOL selects power-fail VCC level, based on 5% tolerance when 0 or 10% tolerance when 1. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ ÚÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÒÄÄÄÂÄÄÄÂÄÄÄÂÄÄÄÄÂÄÄÄ¿ VBAT1 ³1 ÀÄÄÙ 28³ VCC ³/EN³ S3³ S2³ S1³ S0³VCC º/Y0³/Y1³...³/Y15³/PF³ VCCo ³2 27³ VBAT2 ÆÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍØÍÍÍÍÎÍÍÍØÍÍÍØÍÍÍØÍÍÍÍØÍÍ͵ TOL ³3 26³ /EN ³ X ³ X ³ X ³ X ³ X ³ LO º 1 ³ 1 ³ 1 ³ 1 ³ 0 ³ /PF ³4 25³ /Y0 ³ 1 ³ 0 ³ 0 ³ 0 ³ 0 ³ OK º 0 ³ 1 ³ 1 ³ 1 ³ 1 ³ /Y15 ³5 24³ /Y1 ³ 0 ³ 0 ³ 0 ³ 0 ³ 1 ³ OK º 1 ³ 0 ³ 1 ³ 1 ³ 1 ³ /Y14 ³6 23³ /Y2 ³ 0 ³ . ³ . ³ . ³ . ³ OK º 1 ³ 1 ³ . ³ 1 ³ 1 ³ /Y13 ³7 DS 22³ /Y3 ³ 0 ³ 1 ³ 1 ³ 1 ³ 1 ³ OK º 1 ³ 1 ³ 1 ³ 0 ³ 1 ³ /Y12 ³8 1212 21³ /Y4 ÀÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÐÄÄÄÁÄÄÄÁÄÄÄÁÄÄÄÄÁÄÄÄÙ /Y11 ³9 20³ /Y5 S3 ³10 19³ /Y6 S2 ³11 18³ /Y7 S1 ³12 17³ /Y8 S0 ³13 16³ /Y9 GND ³14 15³ /Y10 ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # DS1285, DS1287, DS1287A Real-time clock with 50 bytes RAM. DS1287(A) has built-in quartz crystal and lihium battery, and therefore the X1, X2 and VBAT pins are no-connect. On the (older) DS1287 the /RCLR pin is no-connect as well. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ MOT ³1 ÀÄÄÙ 24³ VCC X1 ³2 23³ SQW X2 ³3 22³ AD0 ³4 21³ /RCLR AD1 ³5 20³ VBAT AD2 ³6 DS1285 19³ /INT AD3 ³7 18³ /RST AD4 ³8 17³ DS AD5 ³9 16³ GND AD6 ³10 15³ R//W AD7 ³11 14³ AS GND ³12 13³ /CE ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # DS2009, DS2010, DS2011, DS2012, DS2013 512x9 (2009), 1024x9 (2010), 2048x9 (2011), 4096x9 (2012), 8192x9 (2013) FIFO. ÚÄÄÄÄÄÂÄÄÂÄÄÄÄÄ¿ /WR ³1 ÀÄÄÙ 28³ VCC D8 ³2 27³ D4 D3 ³3 26³ D5 D2 ³4 25³ D6 D1 ³5 24³ D7 D0 ³6 23³ /FL /RT /XI ³7 22³ /RST /FULL ³8 DS20xx 21³ /EMPTY Q0 ³9 20³ /XO /HF Q1 ³10 19³ Q7 Q2 ³11 18³ Q6 Q3 ³12 17³ Q5 Q8 ³13 16³ Q4 GND ³14 15³ /RD ÀÄÄÄÄÄÄÄÄÄÄÄÄÄÄÙ # LF353 Dual JFET-input operational amplifiers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1OUT ³1 ÀÄÄÙ 8³ VCC -1In ³2 7³ 2OUT +1In ³3 LF353 6³ -2In VEE ³4 5³ +2In ÀÄÄÄÄÄÄÄÄÄÄÙ # LM317T 1.2 to 57V 1,5A positive power supply regulator. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Adj ³³³ 2: Vout ³³³ 3: Vin 1 2 3 # LM334 Current mode temperature sensor. TO 92 ÖÄÄÄ· º ððº Ó½ 1: Iin ³³³ 2: Rset ³³³ 3: GND 1 2 3 # LM337T -1.2 to -57V 1,5A negative power supply regulator. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Adj ³³³ 2: Vin ³³³ 3: Vout 1 2 3 # LM338 1.2 to 32V 5A positive power supply regulator. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Adj ³³³ 2: Vout ³³³ 3: Vin 1 2 3 # LM34 Voltage mode temperature sensor. Available in Fahrenheit or Celsius models and multiple temperature sense ranges. Output is 10mv/degree regardless of VCC (+5 to +30 V). TO 92 ÖÄÄÄ· º ððº Ó½ 1: VCC ³³³ 2: Vout ³³³ 3: GND 1 2 3 # LM350 1.2 to 32V 3A positive power supply regulator. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Adj ³³³ 2: Vout ³³³ 3: Vin 1 2 3 # LM837, LF347 Quad low-noise operational amplifiers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1OUT ³1 ÀÄÄÙ 14³ 4OUT -1In ³2 13³ -4In +1In ³3 12³ +4In VCC ³4 LM837 11³ VEE +2In ³5 10³ +3In -2In ³6 9³ -3In 2OUT ³7 8³ 3OUT ÀÄÄÄÄÄÄÄÄÄÄÙ # MAX232 5V RS232 transceiver. To operate, connect two 10æ capacitors to the C1 and C2 pins, one between the V- and GND, and one between V+ and GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ C1+ ³1 ÀÄÄÙ 16³ VCC V+ ³2 15³ GND C1- ³3 14³ T1out C2+ ³4 MAX 13³ R1in C2- ³5 232 12³ R1out V- ³6 11³ T1in T2out ³7 10³ T2in R2in ³8 9³ R2out ÀÄÄÄÄÄÄÄÄÄÄÙ # MAX703 uP supervisor circuit with battery backup. /RST remains low for 200ms after VCC exceeds 4.65V. On power failure VCCo is connected to VBAT, PFI and /MR are disabled, /RST and /PFO are low. ÚÄÄÄÂÄÄÂÄÄÄ¿ VCCo ³1 ÀÄÄÙ 8³ VBAT VCC ³2 MAX 7³ /RST GND ³3 703 6³ /MR PFI ³4 5³ /PFO ÀÄÄÄÄÄÄÄÄÄÄÙ # MC145436 DTMF decoder (Motorola) DV goes high when a tone is detected on IN (-32..-2dB). XEN is oscillator enable (pull high, and connect a Xtal // 1M resistor to X1 and X2). If XEN is low, ATB can be used to connect multiple chips together. GT determines the guard time, 0=short 1=long. ÚÄÄÄÂÄÄÂÄÄÄ¿ D1 ³1 ÀÄÄÙ 14³ D2 D0 ³2 13³ D3 OE ³3 12³ DV VCC ³4 MC14 11³ ATB GT ³5 5436 10³ X1 XEN ³6 9³ X2 IN ³7 8³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # MCT9001 Dual optocouplers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1A ³1 ÀÄÄÙ 8³ 1C 1K ³2 MCT 7³ 1E 2A ³3 9001 6³ 2C 2K ³4 5³ 2E ÀÄÄÄÄÄÄÄÄÄÄÙ # MOC5010 Linear amplifier optocoupler. ÚÄÄÄÂÄÄÂÄÄÄ¿ A ³1 ÀÄÄÙ 6³ VCC K ³2 5010 5³ GND ³3 4³ OUT ÀÄÄÄÄÄÄÄÄÄÄÙ # PIC1654, PIC1656 (DIP) MicroChip PIC microcontrollers. ÚÄÄÄÂÄÄÂÄÄÄ¿ RA2 ³1 ÀÄÄÙ 18³ RA1 RA3 ³2 17³ RA0 RTCC ³3 16³ X1 /RST ³4 PIC 15³ X0 GND ³5 16C54 14³ VCC RB0 ³6 16C56 13³ RB7 RB1 ³7 12³ RB6 RB2 ³8 11³ RB5 RB3 ³9 10³ RB4 ÀÄÄÄÄÄÄÄÄÄÄÙ # PIC1654, PIC1656 (SO) MicroChip PIC microcontrollers. ÚÄÄÄÂÄÄÂÄÄÄ¿ RA2 ³1 ÀÄÄÙ 20³ RA1 RA3 ³2 19³ RA0 RTCC ³3 18³ X1 /RST ³4 PIC 17³ X0 GND ³5 16C54 16³ VCC GND ³6 16C55 15³ VCC RB0 ³7 14³ RB7 RB1 ³8 13³ RB6 RB2 ³9 12³ RB5 RB3 ³10 11³ RB4 ÀÄÄÄÄÄÄÄÄÄÄÙ # PIC1655, PIC1657 (DIP) MicroChip PIC microcontrollers. ÚÄÄÄÂÄÄÂÄÄÄ¿ RTCC ³1 ÀÄÄÙ 28³ /RST VCC ³2 27³ X1 ³3 26³ X0 GND ³4 25³ RC7 ³5 24³ RC6 RA0 ³6 PIC 23³ RC5 RA1 ³7 16C55 22³ RC4 RA2 ³8 16C57 21³ RC3 RA3 ³9 20³ RC2 RB0 ³10 19³ RC1 RB1 ³11 18³ RC0 RB2 ³12 17³ RB7 RB3 ³13 16³ RB6 RB4 ³14 15³ RB5 ÀÄÄÄÄÄÄÄÄÄÄÙ # PIC1655, PIC1657 (SO) MicroChip PIC microcontrollers. ÚÄÄÄÂÄÄÂÄÄÄ¿ GND ³1 ÀÄÄÙ 28³ /RST RTCC ³2 27³ X1 VCC ³3 26³ X0 VCC ³4 25³ RC7 RA0 ³5 24³ RC6 RA1 ³6 PIC 23³ RC5 RA2 ³7 16C55 22³ RC4 RA3 ³8 16C57 21³ RC3 RB0 ³9 20³ RC2 RB1 ³10 19³ RC1 RB2 ³11 18³ RC0 RB3 ³12 17³ RB7 RB4 ³13 16³ RB6 GND ³14 15³ RB5 ÀÄÄÄÄÄÄÄÄÄÄÙ # PIC1671, PIC1684 MicroChip PIC microcontrollers. ÚÄÄÄÂÄÄÂÄÄÄ¿ RA2 ³1 ÀÄÄÙ 18³ RA1 RA3 ³2 17³ RA0 RTCC ³3 16³ X1 /RST ³4 PIC 15³ X0 GND ³5 16C71 14³ VCC RB0 ³6 16C84 13³ RB7 RB1 ³7 12³ RB6 RB2 ³8 11³ RB5 RB3 ³9 10³ RB4 ÀÄÄÄÄÄÄÄÄÄÄÙ # SIMM30 8/9-bit 30-pin Single Inline Memory Module. If present, the ninth (parity) bit has separate data I/O and /CAS signals. At one time, SIMMs with soldered-on pins (called SIPs) were also available. Note: A11 is used as a battery connection in the DS2219 nonvolatile DRAM. ÚÄÄÄÄÄÄÄ¿ 1 ³ O ³ ÚÄÄÙ ³ VCC ßß ÚÄÄÄÄÄÄ¿³ /CAS ßß ³ ³³ D0 ßß ÀÄÄÄÄÄÄÙ³ A0 ßß ÚÄÄÄÄÄÄ¿³ A1 ßß ³ ³³ D1 ßß ÀÄÄÄÄÄÄÙ³ A2 ßß ÚÄÄÄÄÄÄ¿³ A3 ßß ³ ³³ GND ßß ÀÄÄÄÄÄÄÙ³ D2 ßß ÚÄÄÄÄÄÄ¿³ A4 ßß ³ ³³ A5 ßß ÀÄÄÄÄÄÄÙ³ D3 ßß ÚÄÄÄÄÄÄ¿³ A6 ßß ³ ³³ A7 ßß ÀÄÄÄÄÄÄÙ³ D4 ßß ÚÄÄÄÄÄÄ¿³ A8 ßß ³ ³³ A9 ßß ÀÄÄÄÄÄÄÙ³ A10 ßß ÚÄÄÄÄÄÄ¿³ D5 ßß ³ ³³ /WR ßß ÀÄÄÄÄÄÄÙ³ GND ßß ÚÄÄÄÄÄÄ¿³ D6 ßß ³ ³³ A11 ßß ÀÄÄÄÄÄÄÙ³ D7 ßß ³ Q8 ßß ÚÄÄÄÄÄÄ¿³ /RAS ßß ³Parity³³ /CAS8 ßß ÀÄÄÄÄÄÄÙ³ D8 ßß ³ VCC ßß ³ ÀÄÄ¿ ³ 30 ³ O ³ ÀÄÄÄÄÄÄÄÙ # TIL111, TIL112, TIL116, TIL117, TIL118, TIL124, TIL125, TIL126, CNY17, 4N25 Optocoupler. ÚÄÄÄÂÄÄÂÄÄÄ¿ A ³1 ÀÄÄÙ 6³ B K ³2 5³ C ³3 4³ E ÀÄÄÄÄÄÄÄÄÄÄÙ # TIL113, TIL119 Optocoupler with darlington transistor output configuration. ÚÄÄÄÂÄÄÂÄÄÄ¿ A ³1 ÀÄÄÙ 6³ B K ³2 5³ C ³3 4³ E ÀÄÄÄÄÄÄÄÄÄÄÙ # TL074 Quad low-noise JFET-input operational amplifiers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1OUT ³1 ÀÄÄÙ 14³ 4OUT -1In ³2 13³ -4In +1In ³3 12³ +4In VCC ³4 TL074 11³ VEE +2In ³5 10³ +3In -2In ³6 9³ -3In 2OUT ³7 8³ 3OUT ÀÄÄÄÄÄÄÄÄÄÄÙ # TL084 Quad JFET-input operational amplifiers. ÚÄÄÄÂÄÄÂÄÄÄ¿ 1OUT ³1 ÀÄÄÙ 14³ 4OUT -1In ³2 13³ -4In +1In ³3 12³ +4In VCC ³4 TL084 11³ VEE +2In ³5 10³ +3In -2In ³6 9³ -3In 2OUT ³7 8³ 3OUT ÀÄÄÄÄÄÄÄÄÄÄÙ # TL507, TL507C 7-bit PWM output analog-to-digital converter. Only one of the two power supply pins should be used, 3.5V < VCC < 6V; 8V < VDD < 18V. At VCC=5V the analog input range is 1.3V < AIN < 3.9V, or about 25%...75%. The RST pin can be used to synchronize the output signal to an external counter; otherwise leave RST tied to VCC. ÚÄÄÄÂÄÄÂÄÄÄ¿ EN ³1 ÀÄÄÙ 8³ RST CLK ³2 TL 7³ VDD GND ³3 507 6³ VCC /OUT ³4 5³ AIN ÀÄÄÄÄÄÄÄÄÄÄÙ # TL783C 1.3 to 125V 700mA high voltage positive power supply regulator. TO 220 ÚÄÄÄ¿2 ÆÍÍ͵ ³ ðð³ ÀÂÂÂÙ 1: Adj ³³³ 2: Vout ³³³ 3: Vin 1 2 3 # TP5088 DTMF encoder (NatSemi). When /SNGL is low, only the upper or lower tone (selected by GRP) is given. OUT is open emitter, connect load to GND. ÚÄÄÄÂÄÄÂÄÄÄ¿ VCC ³1 ÀÄÄÙ 14³ OUT LE ³2 13³ /SNGL ³3 12³ D3 GRP ³4 5088 11³ D2 GND ³5 10³ D1 X1 ³6 9³ D0 X0 ³7 8³ MUTE ÀÄÄÄÄÄÄÄÄÄÄÙ # UDN2585 7-bit 50V 500mA TTL-input PNP (high-side) darlington driver. The drivers need no power supply; the GND pin is the common anode of the seven integrated protection diodes. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ A0 ³1 ÀÄÄÙ 16³ /Y0 ³ A º/Y ³ A1 ³2 15³ /Y1 ÆÍÍÍÎÍÍ͵ A2 ³3 14³ /Y2 ³ 0 º Z ³ A3 ³4 UDN 13³ /Y3 ³ 1 º 0 ³ A4 ³5 2585 12³ /Y4 ÀÄÄÄÐÄÄÄÙ A5 ³6 11³ /Y5 A6 ³7 10³ /Y6 VCC ³8 9³ GND ÀÄÄÄÄÄÄÄÄÄÄÙ # ULN2003, MC1413 7-bit 50V 500mA TTL-input NPN darlington driver. The drivers need no power supply; the VDD pin is the common cathode of the seven integrated protection diodes. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ A0 ³1 ÀÄÄÙ 16³ /Y0 ³ A º/Y ³ A1 ³2 15³ /Y1 ÆÍÍÍÎÍÍ͵ A2 ³3 14³ /Y2 ³ 0 º Z ³ A3 ³4 ULN 13³ /Y3 ³ 1 º 0 ³ A4 ³5 2003 12³ /Y4 ÀÄÄÄÐÄÄÄÙ A5 ³6 11³ /Y5 A6 ³7 10³ /Y6 GND ³8 9³ VDD ÀÄÄÄÄÄÄÄÄÄÄÙ # ULN2803 8-bit 50V 500mA TTL-input NPN darlington driver. The drivers need no power supply; the VDD pin is the common cathode of the eight integrated protection diodes. ÚÄÄÄÂÄÄÂÄÄÄ¿ ÚÄÄÄÒÄÄÄ¿ A0 ³1 ÀÄÄÙ 18³ /Y0 ³ A º/Y ³ A1 ³2 17³ /Y1 ÆÍÍÍÎÍÍ͵ A2 ³3 16³ /Y2 ³ 0 º Z ³ A3 ³4 ULN 15³ /Y3 ³ 1 º 0 ³ A4 ³5 2803 14³ /Y4 ÀÄÄÄÐÄÄÄÙ A5 ³6 13³ /Y5 A6 ³7 12³ /Y6 A7 ³8 11³ /Y7 GND ³9 10³ VDD ÀÄÄÄÄÄÄÄÄÄÄÙ